Macros
#define	_SDIO_AC12ERRSTAT_AC12CRCERR_DEFAULT 0x00000000UL

#define	_SDIO_AC12ERRSTAT_AC12CRCERR_MASK 0x4UL

#define	_SDIO_AC12ERRSTAT_AC12CRCERR_SHIFT 2

#define	_SDIO_AC12ERRSTAT_AC12ENDBITERR_DEFAULT 0x00000000UL

#define	_SDIO_AC12ERRSTAT_AC12ENDBITERR_MASK 0x8UL

#define	_SDIO_AC12ERRSTAT_AC12ENDBITERR_SHIFT 3

#define	_SDIO_AC12ERRSTAT_AC12INDEXERR_DEFAULT 0x00000000UL

#define	_SDIO_AC12ERRSTAT_AC12INDEXERR_MASK 0x10UL

#define	_SDIO_AC12ERRSTAT_AC12INDEXERR_SHIFT 4

#define	_SDIO_AC12ERRSTAT_AC12NOTEXE_DEFAULT 0x00000000UL

#define	_SDIO_AC12ERRSTAT_AC12NOTEXE_MASK 0x1UL

#define	_SDIO_AC12ERRSTAT_AC12NOTEXE_SHIFT 0

#define	_SDIO_AC12ERRSTAT_AC12TOE_DEFAULT 0x00000000UL

#define	_SDIO_AC12ERRSTAT_AC12TOE_MASK 0x2UL

#define	_SDIO_AC12ERRSTAT_AC12TOE_SHIFT 1

#define	_SDIO_AC12ERRSTAT_ASYNCINTEN_DEFAULT 0x00000000UL

#define	_SDIO_AC12ERRSTAT_ASYNCINTEN_MASK 0x40000000UL

#define	_SDIO_AC12ERRSTAT_ASYNCINTEN_SHIFT 30

#define	_SDIO_AC12ERRSTAT_CNIBAC12ERR_DEFAULT 0x00000000UL

#define	_SDIO_AC12ERRSTAT_CNIBAC12ERR_MASK 0x80UL

#define	_SDIO_AC12ERRSTAT_CNIBAC12ERR_SHIFT 7

#define	_SDIO_AC12ERRSTAT_DRVSTNSEL_DEFAULT 0x00000000UL

#define	_SDIO_AC12ERRSTAT_DRVSTNSEL_MASK 0x300000UL

#define	_SDIO_AC12ERRSTAT_DRVSTNSEL_SHIFT 20

#define	_SDIO_AC12ERRSTAT_DRVSTNSEL_TYPEA 0x00000001UL

#define	_SDIO_AC12ERRSTAT_DRVSTNSEL_TYPEB 0x00000000UL

#define	_SDIO_AC12ERRSTAT_DRVSTNSEL_TYPEC 0x00000002UL

#define	_SDIO_AC12ERRSTAT_DRVSTNSEL_TYPED 0x00000003UL

#define	_SDIO_AC12ERRSTAT_EXETUNING_DEFAULT 0x00000000UL

#define	_SDIO_AC12ERRSTAT_EXETUNING_MASK 0x400000UL

#define	_SDIO_AC12ERRSTAT_EXETUNING_SHIFT 22

#define	_SDIO_AC12ERRSTAT_MASK 0xC0FF009FUL

#define	_SDIO_AC12ERRSTAT_PRSTVALEN_DEFAULT 0x00000000UL

#define	_SDIO_AC12ERRSTAT_PRSTVALEN_MASK 0x80000000UL

#define	_SDIO_AC12ERRSTAT_PRSTVALEN_SHIFT 31

#define	_SDIO_AC12ERRSTAT_RESETVALUE 0x00000000UL

#define	_SDIO_AC12ERRSTAT_SAMPCLKSEL_DEFAULT 0x00000000UL

#define	_SDIO_AC12ERRSTAT_SAMPCLKSEL_MASK 0x800000UL

#define	_SDIO_AC12ERRSTAT_SAMPCLKSEL_SHIFT 23

#define	_SDIO_AC12ERRSTAT_SIGEN1P8V_DEFAULT 0x00000000UL

#define	_SDIO_AC12ERRSTAT_SIGEN1P8V_MASK 0x80000UL

#define	_SDIO_AC12ERRSTAT_SIGEN1P8V_SHIFT 19

#define	_SDIO_AC12ERRSTAT_UHSMODESEL_DDR50 0x00000004UL

#define	_SDIO_AC12ERRSTAT_UHSMODESEL_DEFAULT 0x00000000UL

#define	_SDIO_AC12ERRSTAT_UHSMODESEL_MASK 0x70000UL

#define	_SDIO_AC12ERRSTAT_UHSMODESEL_SDR104 0x00000003UL

#define	_SDIO_AC12ERRSTAT_UHSMODESEL_SDR12 0x00000000UL

#define	_SDIO_AC12ERRSTAT_UHSMODESEL_SDR25 0x00000001UL

#define	_SDIO_AC12ERRSTAT_UHSMODESEL_SDR50 0x00000002UL

#define	_SDIO_AC12ERRSTAT_UHSMODESEL_SHIFT 16

#define	_SDIO_ADMAES_ADMAES_DEFAULT 0x00000000UL

#define	_SDIO_ADMAES_ADMAES_MASK 0x3UL

#define	_SDIO_ADMAES_ADMAES_SHIFT 0

#define	_SDIO_ADMAES_ADMALME_DEFAULT 0x00000000UL

#define	_SDIO_ADMAES_ADMALME_MASK 0x4UL

#define	_SDIO_ADMAES_ADMALME_SHIFT 2

#define	_SDIO_ADMAES_MASK 0x00000007UL

#define	_SDIO_ADMAES_RESETVALUE 0x00000000UL

#define	_SDIO_ADSADDR_ADSADDR_DEFAULT 0x00000000UL

#define	_SDIO_ADSADDR_ADSADDR_MASK 0xFFFFFFFFUL

#define	_SDIO_ADSADDR_ADSADDR_SHIFT 0

#define	_SDIO_ADSADDR_MASK 0xFFFFFFFFUL

#define	_SDIO_ADSADDR_RESETVALUE 0x00000000UL

#define	_SDIO_BLKSIZE_BLKSCNTFORCURRTFR_DEFAULT 0x00000000UL

#define	_SDIO_BLKSIZE_BLKSCNTFORCURRTFR_MASK 0xFFFF0000UL

#define	_SDIO_BLKSIZE_BLKSCNTFORCURRTFR_SHIFT 16

#define	_SDIO_BLKSIZE_BLKSCNTFORCURRTFR_STOPCNT 0x00000000UL

#define	_SDIO_BLKSIZE_HSTSDMABUFSIZE_DEFAULT 0x00000000UL

#define	_SDIO_BLKSIZE_HSTSDMABUFSIZE_MASK 0x7000UL

#define	_SDIO_BLKSIZE_HSTSDMABUFSIZE_SHIFT 12

#define	_SDIO_BLKSIZE_HSTSDMABUFSIZE_SIZE128 0x00000005UL

#define	_SDIO_BLKSIZE_HSTSDMABUFSIZE_SIZE16 0x00000002UL

#define	_SDIO_BLKSIZE_HSTSDMABUFSIZE_SIZE256 0x00000006UL

#define	_SDIO_BLKSIZE_HSTSDMABUFSIZE_SIZE32 0x00000003UL

#define	_SDIO_BLKSIZE_HSTSDMABUFSIZE_SIZE4 0x00000000UL

#define	_SDIO_BLKSIZE_HSTSDMABUFSIZE_SIZE512 0x00000007UL

#define	_SDIO_BLKSIZE_HSTSDMABUFSIZE_SIZE64 0x00000004UL

#define	_SDIO_BLKSIZE_HSTSDMABUFSIZE_SIZE8 0x00000001UL

#define	_SDIO_BLKSIZE_MASK 0xFFFF7FFFUL

#define	_SDIO_BLKSIZE_RESETVALUE 0x00000000UL

#define	_SDIO_BLKSIZE_TFRBLKSIZE_DEFAULT 0x00000000UL

#define	_SDIO_BLKSIZE_TFRBLKSIZE_MASK 0xFFFUL

#define	_SDIO_BLKSIZE_TFRBLKSIZE_NOXFER 0x00000000UL

#define	_SDIO_BLKSIZE_TFRBLKSIZE_SHIFT 0

#define	_SDIO_BOOTTOCTRL_BOOTDATTOCNT_DEFAULT 0x00000000UL

#define	_SDIO_BOOTTOCTRL_BOOTDATTOCNT_MASK 0xFFFFFFFFUL

#define	_SDIO_BOOTTOCTRL_BOOTDATTOCNT_SHIFT 0

#define	_SDIO_BOOTTOCTRL_MASK 0xFFFFFFFFUL

#define	_SDIO_BOOTTOCTRL_RESETVALUE 0x00000000UL

#define	_SDIO_BUFDATPORT_BUFDAT_DEFAULT 0x00000000UL

#define	_SDIO_BUFDATPORT_BUFDAT_MASK 0xFFFFFFFFUL

#define	_SDIO_BUFDATPORT_BUFDAT_SHIFT 0

#define	_SDIO_BUFDATPORT_MASK 0xFFFFFFFFUL

#define	_SDIO_BUFDATPORT_RESETVALUE 0x00000000UL

#define	_SDIO_CAPAB0_ADMA2SUP_DEFAULT 0x00000000UL

#define	_SDIO_CAPAB0_ADMA2SUP_MASK 0x80000UL

#define	_SDIO_CAPAB0_ADMA2SUP_SHIFT 19

#define	_SDIO_CAPAB0_ASYNCINTSUP_DEFAULT 0x00000000UL

#define	_SDIO_CAPAB0_ASYNCINTSUP_MASK 0x20000000UL

#define	_SDIO_CAPAB0_ASYNCINTSUP_SHIFT 29

#define	_SDIO_CAPAB0_BASECLKFREQSD_DEFAULT 0x00000000UL

#define	_SDIO_CAPAB0_BASECLKFREQSD_MASK 0xFF00UL

#define	_SDIO_CAPAB0_BASECLKFREQSD_SHIFT 8

#define	_SDIO_CAPAB0_EXTMEDIABUSSUP_DEFAULT 0x00000000UL

#define	_SDIO_CAPAB0_EXTMEDIABUSSUP_MASK 0x40000UL

#define	_SDIO_CAPAB0_EXTMEDIABUSSUP_SHIFT 18

#define	_SDIO_CAPAB0_HSSUP_DEFAULT 0x00000000UL

#define	_SDIO_CAPAB0_HSSUP_MASK 0x200000UL

#define	_SDIO_CAPAB0_HSSUP_SHIFT 21

#define	_SDIO_CAPAB0_IFSLOTTYPE_DEFAULT 0x00000000UL

#define	_SDIO_CAPAB0_IFSLOTTYPE_EMBEDDED 0x00000001UL

#define	_SDIO_CAPAB0_IFSLOTTYPE_MASK 0xC0000000UL

#define	_SDIO_CAPAB0_IFSLOTTYPE_REMOVABLE 0x00000000UL

#define	_SDIO_CAPAB0_IFSLOTTYPE_SHARED 0x00000002UL

#define	_SDIO_CAPAB0_IFSLOTTYPE_SHIFT 30

#define	_SDIO_CAPAB0_MASK 0xF7EFFFBFUL

#define	_SDIO_CAPAB0_MAXBLOCKLEN_DEFAULT 0x00000000UL

#define	_SDIO_CAPAB0_MAXBLOCKLEN_MASK 0x30000UL

#define	_SDIO_CAPAB0_MAXBLOCKLEN_SHIFT 16

#define	_SDIO_CAPAB0_RESETVALUE 0x00000000UL

#define	_SDIO_CAPAB0_SDMASUP_DEFAULT 0x00000000UL

#define	_SDIO_CAPAB0_SDMASUP_MASK 0x400000UL

#define	_SDIO_CAPAB0_SDMASUP_SHIFT 22

#define	_SDIO_CAPAB0_SUSRESSUP_DEFAULT 0x00000000UL

#define	_SDIO_CAPAB0_SUSRESSUP_MASK 0x800000UL

#define	_SDIO_CAPAB0_SUSRESSUP_SHIFT 23

#define	_SDIO_CAPAB0_SYSBUS64BSUP_DEFAULT 0x00000000UL

#define	_SDIO_CAPAB0_SYSBUS64BSUP_MASK 0x10000000UL

#define	_SDIO_CAPAB0_SYSBUS64BSUP_SHIFT 28

#define	_SDIO_CAPAB0_TMOUTCLKFREQ_DEFAULT 0x00000000UL

#define	_SDIO_CAPAB0_TMOUTCLKFREQ_MASK 0x3FUL

#define	_SDIO_CAPAB0_TMOUTCLKFREQ_SHIFT 0

#define	_SDIO_CAPAB0_TMOUTCLKUNIT_DEFAULT 0x00000000UL

#define	_SDIO_CAPAB0_TMOUTCLKUNIT_MASK 0x80UL

#define	_SDIO_CAPAB0_TMOUTCLKUNIT_SHIFT 7

#define	_SDIO_CAPAB0_VOLTSUP1P8V_DEFAULT 0x00000000UL

#define	_SDIO_CAPAB0_VOLTSUP1P8V_MASK 0x4000000UL

#define	_SDIO_CAPAB0_VOLTSUP1P8V_SHIFT 26

#define	_SDIO_CAPAB0_VOLTSUP3P0V_DEFAULT 0x00000000UL

#define	_SDIO_CAPAB0_VOLTSUP3P0V_MASK 0x2000000UL

#define	_SDIO_CAPAB0_VOLTSUP3P0V_SHIFT 25

#define	_SDIO_CAPAB0_VOLTSUP3P3V_DEFAULT 0x00000000UL

#define	_SDIO_CAPAB0_VOLTSUP3P3V_MASK 0x1000000UL

#define	_SDIO_CAPAB0_VOLTSUP3P3V_SHIFT 24

#define	_SDIO_CAPAB2_CLOCKKMUL_DEFAULT 0x00000000UL

#define	_SDIO_CAPAB2_CLOCKKMUL_MASK 0xFF0000UL

#define	_SDIO_CAPAB2_CLOCKKMUL_SHIFT 16

#define	_SDIO_CAPAB2_DDR50SUP_DEFAULT 0x00000000UL

#define	_SDIO_CAPAB2_DDR50SUP_MASK 0x4UL

#define	_SDIO_CAPAB2_DDR50SUP_SHIFT 2

#define	_SDIO_CAPAB2_DRVTYPASUP_DEFAULT 0x00000000UL

#define	_SDIO_CAPAB2_DRVTYPASUP_MASK 0x10UL

#define	_SDIO_CAPAB2_DRVTYPASUP_SHIFT 4

#define	_SDIO_CAPAB2_DRVTYPCSUP_DEFAULT 0x00000000UL

#define	_SDIO_CAPAB2_DRVTYPCSUP_MASK 0x20UL

#define	_SDIO_CAPAB2_DRVTYPCSUP_SHIFT 5

#define	_SDIO_CAPAB2_DRVTYPDSUP_DEFAULT 0x00000000UL

#define	_SDIO_CAPAB2_DRVTYPDSUP_MASK 0x40UL

#define	_SDIO_CAPAB2_DRVTYPDSUP_SHIFT 6

#define	_SDIO_CAPAB2_MASK 0x03FFEF77UL

#define	_SDIO_CAPAB2_RESETVALUE 0x00000000UL

#define	_SDIO_CAPAB2_RETUNEMODES_DEFAULT 0x00000000UL

#define	_SDIO_CAPAB2_RETUNEMODES_MASK 0xC000UL

#define	_SDIO_CAPAB2_RETUNEMODES_SHIFT 14

#define	_SDIO_CAPAB2_SDR104SUP_DEFAULT 0x00000000UL

#define	_SDIO_CAPAB2_SDR104SUP_MASK 0x2UL

#define	_SDIO_CAPAB2_SDR104SUP_SHIFT 1

#define	_SDIO_CAPAB2_SDR50SUP_DEFAULT 0x00000000UL

#define	_SDIO_CAPAB2_SDR50SUP_MASK 0x1UL

#define	_SDIO_CAPAB2_SDR50SUP_SHIFT 0

#define	_SDIO_CAPAB2_SPIBLOCKMODE_DEFAULT 0x00000000UL

#define	_SDIO_CAPAB2_SPIBLOCKMODE_MASK 0x2000000UL

#define	_SDIO_CAPAB2_SPIBLOCKMODE_SHIFT 25

#define	_SDIO_CAPAB2_SPIMODE_DEFAULT 0x00000000UL

#define	_SDIO_CAPAB2_SPIMODE_MASK 0x1000000UL

#define	_SDIO_CAPAB2_SPIMODE_SHIFT 24

#define	_SDIO_CAPAB2_TIMCNTRETUN_DEFAULT 0x00000000UL

#define	_SDIO_CAPAB2_TIMCNTRETUN_MASK 0xF00UL

#define	_SDIO_CAPAB2_TIMCNTRETUN_SHIFT 8

#define	_SDIO_CAPAB2_USETUNSDR50_DEFAULT 0x00000000UL

#define	_SDIO_CAPAB2_USETUNSDR50_MASK 0x2000UL

#define	_SDIO_CAPAB2_USETUNSDR50_SHIFT 13

#define	_SDIO_CFG0_BASECLKFREQ_DEFAULT 0x00000000UL

#define	_SDIO_CFG0_BASECLKFREQ_MASK 0x1FE000UL

#define	_SDIO_CFG0_BASECLKFREQ_SHIFT 13

#define	_SDIO_CFG0_C1P8VSUP_DEFAULT 0x00000000UL

#define	_SDIO_CFG0_C1P8VSUP_MASK 0x40000000UL

#define	_SDIO_CFG0_C1P8VSUP_SHIFT 30

#define	_SDIO_CFG0_C3P0VSUP_DEFAULT 0x00000000UL

#define	_SDIO_CFG0_C3P0VSUP_MASK 0x20000000UL

#define	_SDIO_CFG0_C3P0VSUP_SHIFT 29

#define	_SDIO_CFG0_C3P3VSUP_DEFAULT 0x00000000UL

#define	_SDIO_CFG0_C3P3VSUP_MASK 0x10000000UL

#define	_SDIO_CFG0_C3P3VSUP_SHIFT 28

#define	_SDIO_CFG0_C8BITSUP_DEFAULT 0x00000000UL

#define	_SDIO_CFG0_C8BITSUP_MASK 0x800000UL

#define	_SDIO_CFG0_C8BITSUP_SHIFT 23

#define	_SDIO_CFG0_CADMA2SUP_DEFAULT 0x00000000UL

#define	_SDIO_CFG0_CADMA2SUP_MASK 0x1000000UL

#define	_SDIO_CFG0_CADMA2SUP_SHIFT 24

#define	_SDIO_CFG0_CHSSUP_DEFAULT 0x00000000UL

#define	_SDIO_CFG0_CHSSUP_MASK 0x2000000UL

#define	_SDIO_CFG0_CHSSUP_SHIFT 25

#define	_SDIO_CFG0_CSDMASUP_DEFAULT 0x00000000UL

#define	_SDIO_CFG0_CSDMASUP_MASK 0x4000000UL

#define	_SDIO_CFG0_CSDMASUP_SHIFT 26

#define	_SDIO_CFG0_CSUSPRESSUP_DEFAULT 0x00000000UL

#define	_SDIO_CFG0_CSUSPRESSUP_MASK 0x8000000UL

#define	_SDIO_CFG0_CSUSPRESSUP_SHIFT 27

#define	_SDIO_CFG0_MASK 0x7FFFFFFFUL

#define	_SDIO_CFG0_MAXBLKLEN_1024B 0x00000001UL

#define	_SDIO_CFG0_MAXBLKLEN_2048B 0x00000002UL

#define	_SDIO_CFG0_MAXBLKLEN_512B 0x00000000UL

#define	_SDIO_CFG0_MAXBLKLEN_DEFAULT 0x00000000UL

#define	_SDIO_CFG0_MAXBLKLEN_MASK 0x600000UL

#define	_SDIO_CFG0_MAXBLKLEN_SHIFT 21

#define	_SDIO_CFG0_RESETVALUE 0x00000000UL

#define	_SDIO_CFG0_TOUTCLKFREQ_DEFAULT 0x00000000UL

#define	_SDIO_CFG0_TOUTCLKFREQ_MASK 0xFC0UL

#define	_SDIO_CFG0_TOUTCLKFREQ_SHIFT 6

#define	_SDIO_CFG0_TOUTCLKUNIT_DEFAULT 0x00000000UL

#define	_SDIO_CFG0_TOUTCLKUNIT_MASK 0x1000UL

#define	_SDIO_CFG0_TOUTCLKUNIT_SHIFT 12

#define	_SDIO_CFG0_TUNINGCNT_DEFAULT 0x00000000UL

#define	_SDIO_CFG0_TUNINGCNT_MASK 0x3FUL

#define	_SDIO_CFG0_TUNINGCNT_SHIFT 0

#define	_SDIO_CFG1_ASYNCINTRSUP_DEFAULT 0x00000000UL

#define	_SDIO_CFG1_ASYNCINTRSUP_MASK 0x1UL

#define	_SDIO_CFG1_ASYNCINTRSUP_SHIFT 0

#define	_SDIO_CFG1_ASYNCWKUPEN_DEFAULT 0x00000000UL

#define	_SDIO_CFG1_ASYNCWKUPEN_MASK 0x40000UL

#define	_SDIO_CFG1_ASYNCWKUPEN_SHIFT 18

#define	_SDIO_CFG1_CDDR50SUP_DEFAULT 0x00000000UL

#define	_SDIO_CFG1_CDDR50SUP_MASK 0x20UL

#define	_SDIO_CFG1_CDDR50SUP_SHIFT 5

#define	_SDIO_CFG1_CDRVASUP_DEFAULT 0x00000000UL

#define	_SDIO_CFG1_CDRVASUP_MASK 0x40UL

#define	_SDIO_CFG1_CDRVASUP_SHIFT 6

#define	_SDIO_CFG1_CDRVCSUP_DEFAULT 0x00000000UL

#define	_SDIO_CFG1_CDRVCSUP_MASK 0x80UL

#define	_SDIO_CFG1_CDRVCSUP_SHIFT 7

#define	_SDIO_CFG1_CDRVDSUP_DEFAULT 0x00000000UL

#define	_SDIO_CFG1_CDRVDSUP_MASK 0x100UL

#define	_SDIO_CFG1_CDRVDSUP_SHIFT 8

#define	_SDIO_CFG1_CSDR104SUP_DEFAULT 0x00000000UL

#define	_SDIO_CFG1_CSDR104SUP_MASK 0x10UL

#define	_SDIO_CFG1_CSDR104SUP_SHIFT 4

#define	_SDIO_CFG1_CSDR50SUP_DEFAULT 0x00000000UL

#define	_SDIO_CFG1_CSDR50SUP_MASK 0x8UL

#define	_SDIO_CFG1_CSDR50SUP_SHIFT 3

#define	_SDIO_CFG1_MASK 0x0005FFFFUL

#define	_SDIO_CFG1_RESETVALUE 0x00000000UL

#define	_SDIO_CFG1_RETUNMODES_DEFAULT 0x00000000UL

#define	_SDIO_CFG1_RETUNMODES_MASK 0xC000UL

#define	_SDIO_CFG1_RETUNMODES_SHIFT 14

#define	_SDIO_CFG1_RETUNTMRCTL_DEFAULT 0x00000000UL

#define	_SDIO_CFG1_RETUNTMRCTL_MASK 0x1E00UL

#define	_SDIO_CFG1_RETUNTMRCTL_SHIFT 9

#define	_SDIO_CFG1_SLOTTYPE_DEFAULT 0x00000000UL

#define	_SDIO_CFG1_SLOTTYPE_EMSDSLOT 0x00000001UL

#define	_SDIO_CFG1_SLOTTYPE_MASK 0x6UL

#define	_SDIO_CFG1_SLOTTYPE_RMSDSLOT 0x00000000UL

#define	_SDIO_CFG1_SLOTTYPE_SHBUSSLOT 0x00000002UL

#define	_SDIO_CFG1_SLOTTYPE_SHIFT 1

#define	_SDIO_CFG1_SPISUP_DEFAULT 0x00000000UL

#define	_SDIO_CFG1_SPISUP_MASK 0x10000UL

#define	_SDIO_CFG1_SPISUP_SHIFT 16

#define	_SDIO_CFG1_TUNSDR50_DEFAULT 0x00000000UL

#define	_SDIO_CFG1_TUNSDR50_MASK 0x2000UL

#define	_SDIO_CFG1_TUNSDR50_SHIFT 13

#define	_SDIO_CFGPRESETVAL0_DSPCLKGENEN_DEFAULT 0x00000000UL

#define	_SDIO_CFGPRESETVAL0_DSPCLKGENEN_MASK 0x4000000UL

#define	_SDIO_CFGPRESETVAL0_DSPCLKGENEN_SHIFT 26

#define	_SDIO_CFGPRESETVAL0_DSPDRVST_DEFAULT 0x00000000UL

#define	_SDIO_CFGPRESETVAL0_DSPDRVST_MASK 0x18000000UL

#define	_SDIO_CFGPRESETVAL0_DSPDRVST_SHIFT 27

#define	_SDIO_CFGPRESETVAL0_DSPSDCLKFREQ_DEFAULT 0x00000000UL

#define	_SDIO_CFGPRESETVAL0_DSPSDCLKFREQ_MASK 0x3FF0000UL

#define	_SDIO_CFGPRESETVAL0_DSPSDCLKFREQ_SHIFT 16

#define	_SDIO_CFGPRESETVAL0_INITCLKGENEN_DEFAULT 0x00000000UL

#define	_SDIO_CFGPRESETVAL0_INITCLKGENEN_MASK 0x400UL

#define	_SDIO_CFGPRESETVAL0_INITCLKGENEN_SHIFT 10

#define	_SDIO_CFGPRESETVAL0_INITDRVST_DEFAULT 0x00000000UL

#define	_SDIO_CFGPRESETVAL0_INITDRVST_MASK 0x1800UL

#define	_SDIO_CFGPRESETVAL0_INITDRVST_SHIFT 11

#define	_SDIO_CFGPRESETVAL0_INITSDCLKFREQ_DEFAULT 0x00000000UL

#define	_SDIO_CFGPRESETVAL0_INITSDCLKFREQ_MASK 0x3FFUL

#define	_SDIO_CFGPRESETVAL0_INITSDCLKFREQ_SHIFT 0

#define	_SDIO_CFGPRESETVAL0_MASK 0x1FFF1FFFUL

#define	_SDIO_CFGPRESETVAL0_RESETVALUE 0x00000000UL

#define	_SDIO_CFGPRESETVAL1_HSPCLKGENEN_DEFAULT 0x00000000UL

#define	_SDIO_CFGPRESETVAL1_HSPCLKGENEN_MASK 0x400UL

#define	_SDIO_CFGPRESETVAL1_HSPCLKGENEN_SHIFT 10

#define	_SDIO_CFGPRESETVAL1_HSPDRVST_DEFAULT 0x00000000UL

#define	_SDIO_CFGPRESETVAL1_HSPDRVST_MASK 0x1800UL

#define	_SDIO_CFGPRESETVAL1_HSPDRVST_SHIFT 11

#define	_SDIO_CFGPRESETVAL1_HSPSDCLKFREQ_DEFAULT 0x00000000UL

#define	_SDIO_CFGPRESETVAL1_HSPSDCLKFREQ_MASK 0x3FFUL

#define	_SDIO_CFGPRESETVAL1_HSPSDCLKFREQ_SHIFT 0

#define	_SDIO_CFGPRESETVAL1_MASK 0x1FFF1FFFUL

#define	_SDIO_CFGPRESETVAL1_RESETVALUE 0x00000000UL

#define	_SDIO_CFGPRESETVAL1_SDR12CLKGENEN_DEFAULT 0x00000000UL

#define	_SDIO_CFGPRESETVAL1_SDR12CLKGENEN_MASK 0x4000000UL

#define	_SDIO_CFGPRESETVAL1_SDR12CLKGENEN_SHIFT 26

#define	_SDIO_CFGPRESETVAL1_SDR12DRVST_DEFAULT 0x00000000UL

#define	_SDIO_CFGPRESETVAL1_SDR12DRVST_MASK 0x18000000UL

#define	_SDIO_CFGPRESETVAL1_SDR12DRVST_SHIFT 27

#define	_SDIO_CFGPRESETVAL1_SDR12SDCLKFREQ_DEFAULT 0x00000000UL

#define	_SDIO_CFGPRESETVAL1_SDR12SDCLKFREQ_MASK 0x3FF0000UL

#define	_SDIO_CFGPRESETVAL1_SDR12SDCLKFREQ_SHIFT 16

#define	_SDIO_CFGPRESETVAL2_MASK 0x1FFF1FFFUL

#define	_SDIO_CFGPRESETVAL2_RESETVALUE 0x00000000UL

#define	_SDIO_CFGPRESETVAL2_SDR25CLKGENEN_DEFAULT 0x00000000UL

#define	_SDIO_CFGPRESETVAL2_SDR25CLKGENEN_MASK 0x400UL

#define	_SDIO_CFGPRESETVAL2_SDR25CLKGENEN_SHIFT 10

#define	_SDIO_CFGPRESETVAL2_SDR25DRVST_DEFAULT 0x00000000UL

#define	_SDIO_CFGPRESETVAL2_SDR25DRVST_MASK 0x1800UL

#define	_SDIO_CFGPRESETVAL2_SDR25DRVST_SHIFT 11

#define	_SDIO_CFGPRESETVAL2_SDR25SDCLKFREQ_DEFAULT 0x00000000UL

#define	_SDIO_CFGPRESETVAL2_SDR25SDCLKFREQ_MASK 0x3FFUL

#define	_SDIO_CFGPRESETVAL2_SDR25SDCLKFREQ_SHIFT 0

#define	_SDIO_CFGPRESETVAL2_SDR50CLKGENEN_DEFAULT 0x00000000UL

#define	_SDIO_CFGPRESETVAL2_SDR50CLKGENEN_MASK 0x4000000UL

#define	_SDIO_CFGPRESETVAL2_SDR50CLKGENEN_SHIFT 26

#define	_SDIO_CFGPRESETVAL2_SDR50DRVST_DEFAULT 0x00000000UL

#define	_SDIO_CFGPRESETVAL2_SDR50DRVST_MASK 0x18000000UL

#define	_SDIO_CFGPRESETVAL2_SDR50DRVST_SHIFT 27

#define	_SDIO_CFGPRESETVAL2_SDR50SDCLKFREQ_DEFAULT 0x00000000UL

#define	_SDIO_CFGPRESETVAL2_SDR50SDCLKFREQ_MASK 0x3FF0000UL

#define	_SDIO_CFGPRESETVAL2_SDR50SDCLKFREQ_SHIFT 16

#define	_SDIO_CFGPRESETVAL3_DDR50CLKGENEN_DEFAULT 0x00000000UL

#define	_SDIO_CFGPRESETVAL3_DDR50CLKGENEN_MASK 0x4000000UL

#define	_SDIO_CFGPRESETVAL3_DDR50CLKGENEN_SHIFT 26

#define	_SDIO_CFGPRESETVAL3_DDR50DRVST_DEFAULT 0x00000000UL

#define	_SDIO_CFGPRESETVAL3_DDR50DRVST_MASK 0x18000000UL

#define	_SDIO_CFGPRESETVAL3_DDR50DRVST_SHIFT 27

#define	_SDIO_CFGPRESETVAL3_DDR50SDCLKFREQ_DEFAULT 0x00000000UL

#define	_SDIO_CFGPRESETVAL3_DDR50SDCLKFREQ_MASK 0x3FF0000UL

#define	_SDIO_CFGPRESETVAL3_DDR50SDCLKFREQ_SHIFT 16

#define	_SDIO_CFGPRESETVAL3_MASK 0x1FFF1FFFUL

#define	_SDIO_CFGPRESETVAL3_RESETVALUE 0x00000000UL

#define	_SDIO_CFGPRESETVAL3_SDR104CLKGENEN_DEFAULT 0x00000000UL

#define	_SDIO_CFGPRESETVAL3_SDR104CLKGENEN_MASK 0x400UL

#define	_SDIO_CFGPRESETVAL3_SDR104CLKGENEN_SHIFT 10

#define	_SDIO_CFGPRESETVAL3_SDR104DRVST_DEFAULT 0x00000000UL

#define	_SDIO_CFGPRESETVAL3_SDR104DRVST_MASK 0x1800UL

#define	_SDIO_CFGPRESETVAL3_SDR104DRVST_SHIFT 11

#define	_SDIO_CFGPRESETVAL3_SDR104SDCLKFREQ_DEFAULT 0x00000000UL

#define	_SDIO_CFGPRESETVAL3_SDR104SDCLKFREQ_MASK 0x3FFUL

#define	_SDIO_CFGPRESETVAL3_SDR104SDCLKFREQ_SHIFT 0

#define	_SDIO_CLOCKCTRL_CLKGENSEL_DEFAULT 0x00000000UL

#define	_SDIO_CLOCKCTRL_CLKGENSEL_MASK 0x20UL

#define	_SDIO_CLOCKCTRL_CLKGENSEL_SHIFT 5

#define	_SDIO_CLOCKCTRL_DATTOUTCNTVAL_DEFAULT 0x00000000UL

#define	_SDIO_CLOCKCTRL_DATTOUTCNTVAL_MASK 0xF0000UL

#define	_SDIO_CLOCKCTRL_DATTOUTCNTVAL_SHIFT 16

#define	_SDIO_CLOCKCTRL_INTCLKEN_DEFAULT 0x00000000UL

#define	_SDIO_CLOCKCTRL_INTCLKEN_MASK 0x1UL

#define	_SDIO_CLOCKCTRL_INTCLKEN_SHIFT 0

#define	_SDIO_CLOCKCTRL_INTCLKSTABLE_DEFAULT 0x00000000UL

#define	_SDIO_CLOCKCTRL_INTCLKSTABLE_MASK 0x2UL

#define	_SDIO_CLOCKCTRL_INTCLKSTABLE_SHIFT 1

#define	_SDIO_CLOCKCTRL_MASK 0x070FFFE7UL

#define	_SDIO_CLOCKCTRL_RESETVALUE 0x00000000UL

#define	_SDIO_CLOCKCTRL_SDCLKEN_DEFAULT 0x00000000UL

#define	_SDIO_CLOCKCTRL_SDCLKEN_MASK 0x4UL

#define	_SDIO_CLOCKCTRL_SDCLKEN_SHIFT 2

#define	_SDIO_CLOCKCTRL_SDCLKFREQSEL_DEFAULT 0x00000000UL

#define	_SDIO_CLOCKCTRL_SDCLKFREQSEL_MASK 0xFF00UL

#define	_SDIO_CLOCKCTRL_SDCLKFREQSEL_NODIVISION 0x00000000UL

#define	_SDIO_CLOCKCTRL_SDCLKFREQSEL_SHIFT 8

#define	_SDIO_CLOCKCTRL_SFTRSTA_DEFAULT 0x00000000UL

#define	_SDIO_CLOCKCTRL_SFTRSTA_MASK 0x1000000UL

#define	_SDIO_CLOCKCTRL_SFTRSTA_SHIFT 24

#define	_SDIO_CLOCKCTRL_SFTRSTCMD_DEFAULT 0x00000000UL

#define	_SDIO_CLOCKCTRL_SFTRSTCMD_MASK 0x2000000UL

#define	_SDIO_CLOCKCTRL_SFTRSTCMD_SHIFT 25

#define	_SDIO_CLOCKCTRL_SFTRSTDAT_DEFAULT 0x00000000UL

#define	_SDIO_CLOCKCTRL_SFTRSTDAT_MASK 0x4000000UL

#define	_SDIO_CLOCKCTRL_SFTRSTDAT_SHIFT 26

#define	_SDIO_CLOCKCTRL_UPPSDCLKFRE_DEFAULT 0x00000000UL

#define	_SDIO_CLOCKCTRL_UPPSDCLKFRE_MASK 0xC0UL

#define	_SDIO_CLOCKCTRL_UPPSDCLKFRE_SHIFT 6

#define	_SDIO_CMDARG1_CMDARG1_DEFAULT 0x00000000UL

#define	_SDIO_CMDARG1_CMDARG1_MASK 0xFFFFFFFFUL

#define	_SDIO_CMDARG1_CMDARG1_SHIFT 0

#define	_SDIO_CMDARG1_MASK 0xFFFFFFFFUL

#define	_SDIO_CMDARG1_RESETVALUE 0x00000000UL

#define	_SDIO_CTRL_ITAPCHGWIN_DEFAULT 0x00000000UL

#define	_SDIO_CTRL_ITAPCHGWIN_MASK 0x40UL

#define	_SDIO_CTRL_ITAPCHGWIN_SHIFT 6

#define	_SDIO_CTRL_ITAPDLYEN_DEFAULT 0x00000000UL

#define	_SDIO_CTRL_ITAPDLYEN_MASK 0x1UL

#define	_SDIO_CTRL_ITAPDLYEN_SHIFT 0

#define	_SDIO_CTRL_ITAPDLYSEL_DEFAULT 0x00000000UL

#define	_SDIO_CTRL_ITAPDLYSEL_MASK 0x3EUL

#define	_SDIO_CTRL_ITAPDLYSEL_SHIFT 1

#define	_SDIO_CTRL_MASK 0x00030FFFUL

#define	_SDIO_CTRL_OTAPDLYEN_DEFAULT 0x00000000UL

#define	_SDIO_CTRL_OTAPDLYEN_MASK 0x80UL

#define	_SDIO_CTRL_OTAPDLYEN_SHIFT 7

#define	_SDIO_CTRL_OTAPDLYSEL_DEFAULT 0x00000000UL

#define	_SDIO_CTRL_OTAPDLYSEL_MASK 0xF00UL

#define	_SDIO_CTRL_OTAPDLYSEL_SHIFT 8

#define	_SDIO_CTRL_RESETVALUE 0x00000000UL

#define	_SDIO_CTRL_TXDLYMUXSEL_DEFAULT 0x00000000UL

#define	_SDIO_CTRL_TXDLYMUXSEL_MASK 0x30000UL

#define	_SDIO_CTRL_TXDLYMUXSEL_SHIFT 16

#define	_SDIO_FEVTERRSTAT_AC12CRCE_DEFAULT 0x00000000UL

#define	_SDIO_FEVTERRSTAT_AC12CRCE_MASK 0x4UL

#define	_SDIO_FEVTERRSTAT_AC12CRCE_SHIFT 2

#define	_SDIO_FEVTERRSTAT_AC12E_DEFAULT 0x00000000UL

#define	_SDIO_FEVTERRSTAT_AC12E_MASK 0x1000000UL

#define	_SDIO_FEVTERRSTAT_AC12E_SHIFT 24

#define	_SDIO_FEVTERRSTAT_AC12EBE_DEFAULT 0x00000000UL

#define	_SDIO_FEVTERRSTAT_AC12EBE_MASK 0x8UL

#define	_SDIO_FEVTERRSTAT_AC12EBE_SHIFT 3

#define	_SDIO_FEVTERRSTAT_AC12INDXE_DEFAULT 0x00000000UL

#define	_SDIO_FEVTERRSTAT_AC12INDXE_MASK 0x10UL

#define	_SDIO_FEVTERRSTAT_AC12INDXE_SHIFT 4

#define	_SDIO_FEVTERRSTAT_AC12NEX_DEFAULT 0x00000000UL

#define	_SDIO_FEVTERRSTAT_AC12NEX_MASK 0x1UL

#define	_SDIO_FEVTERRSTAT_AC12NEX_SHIFT 0

#define	_SDIO_FEVTERRSTAT_AC12TOE_DEFAULT 0x00000000UL

#define	_SDIO_FEVTERRSTAT_AC12TOE_MASK 0x2UL

#define	_SDIO_FEVTERRSTAT_AC12TOE_SHIFT 1

#define	_SDIO_FEVTERRSTAT_ADMAE_DEFAULT 0x00000000UL

#define	_SDIO_FEVTERRSTAT_ADMAE_MASK 0x2000000UL

#define	_SDIO_FEVTERRSTAT_ADMAE_SHIFT 25

#define	_SDIO_FEVTERRSTAT_CMDCRCE_DEFAULT 0x00000000UL

#define	_SDIO_FEVTERRSTAT_CMDCRCE_MASK 0x20000UL

#define	_SDIO_FEVTERRSTAT_CMDCRCE_SHIFT 17

#define	_SDIO_FEVTERRSTAT_CMDEBE_DEFAULT 0x00000000UL

#define	_SDIO_FEVTERRSTAT_CMDEBE_MASK 0x40000UL

#define	_SDIO_FEVTERRSTAT_CMDEBE_SHIFT 18

#define	_SDIO_FEVTERRSTAT_CMDINDXE_DEFAULT 0x00000000UL

#define	_SDIO_FEVTERRSTAT_CMDINDXE_MASK 0x80000UL

#define	_SDIO_FEVTERRSTAT_CMDINDXE_SHIFT 19

#define	_SDIO_FEVTERRSTAT_CMDTOE_DEFAULT 0x00000000UL

#define	_SDIO_FEVTERRSTAT_CMDTOE_MASK 0x10000UL

#define	_SDIO_FEVTERRSTAT_CMDTOE_SHIFT 16

#define	_SDIO_FEVTERRSTAT_CNIBAC12E_DEFAULT 0x00000000UL

#define	_SDIO_FEVTERRSTAT_CNIBAC12E_MASK 0x80UL

#define	_SDIO_FEVTERRSTAT_CNIBAC12E_SHIFT 7

#define	_SDIO_FEVTERRSTAT_CURLIMITE_DEFAULT 0x00000000UL

#define	_SDIO_FEVTERRSTAT_CURLIMITE_MASK 0x800000UL

#define	_SDIO_FEVTERRSTAT_CURLIMITE_SHIFT 23

#define	_SDIO_FEVTERRSTAT_DATCRCE_DEFAULT 0x00000000UL

#define	_SDIO_FEVTERRSTAT_DATCRCE_MASK 0x200000UL

#define	_SDIO_FEVTERRSTAT_DATCRCE_SHIFT 21

#define	_SDIO_FEVTERRSTAT_DATEBE_DEFAULT 0x00000000UL

#define	_SDIO_FEVTERRSTAT_DATEBE_MASK 0x400000UL

#define	_SDIO_FEVTERRSTAT_DATEBE_SHIFT 22

#define	_SDIO_FEVTERRSTAT_DATTOE_DEFAULT 0x00000000UL

#define	_SDIO_FEVTERRSTAT_DATTOE_MASK 0x100000UL

#define	_SDIO_FEVTERRSTAT_DATTOE_SHIFT 20

#define	_SDIO_FEVTERRSTAT_MASK 0xF7FF009FUL

#define	_SDIO_FEVTERRSTAT_RESETVALUE 0x00000000UL

#define	_SDIO_FEVTERRSTAT_TUNINGE_DEFAULT 0x00000000UL

#define	_SDIO_FEVTERRSTAT_TUNINGE_MASK 0x4000000UL

#define	_SDIO_FEVTERRSTAT_TUNINGE_SHIFT 26

#define	_SDIO_FEVTERRSTAT_VENSPECE_DEFAULT 0x00000000UL

#define	_SDIO_FEVTERRSTAT_VENSPECE_MASK 0xF0000000UL

#define	_SDIO_FEVTERRSTAT_VENSPECE_SHIFT 28

#define	_SDIO_HOSTCTRL1_ALTBOOTEN_DEFAULT 0x00000000UL

#define	_SDIO_HOSTCTRL1_ALTBOOTEN_MASK 0x400000UL

#define	_SDIO_HOSTCTRL1_ALTBOOTEN_SHIFT 22

#define	_SDIO_HOSTCTRL1_BOOTACKCHK_DEFAULT 0x00000001UL

#define	_SDIO_HOSTCTRL1_BOOTACKCHK_MASK 0x800000UL

#define	_SDIO_HOSTCTRL1_BOOTACKCHK_SHIFT 23

#define	_SDIO_HOSTCTRL1_BOOTEN_DEFAULT 0x00000000UL

#define	_SDIO_HOSTCTRL1_BOOTEN_MASK 0x200000UL

#define	_SDIO_HOSTCTRL1_BOOTEN_SHIFT 21

#define	_SDIO_HOSTCTRL1_CDSIGDET_DEFAULT 0x00000000UL

#define	_SDIO_HOSTCTRL1_CDSIGDET_MASK 0x80UL

#define	_SDIO_HOSTCTRL1_CDSIGDET_SDCD 0x00000000UL

#define	_SDIO_HOSTCTRL1_CDSIGDET_SHIFT 7

#define	_SDIO_HOSTCTRL1_CDSIGDET_TSTLVL 0x00000001UL

#define	_SDIO_HOSTCTRL1_CDTSTLVL_CARDIN 0x00000001UL

#define	_SDIO_HOSTCTRL1_CDTSTLVL_DEFAULT 0x00000000UL

#define	_SDIO_HOSTCTRL1_CDTSTLVL_MASK 0x40UL

#define	_SDIO_HOSTCTRL1_CDTSTLVL_NOCARD 0x00000000UL

#define	_SDIO_HOSTCTRL1_CDTSTLVL_SHIFT 6

#define	_SDIO_HOSTCTRL1_CONTINUEREQ_DEFAULT 0x00000000UL

#define	_SDIO_HOSTCTRL1_CONTINUEREQ_MASK 0x20000UL

#define	_SDIO_HOSTCTRL1_CONTINUEREQ_SHIFT 17

#define	_SDIO_HOSTCTRL1_DATTRANWD_DEFAULT 0x00000000UL

#define	_SDIO_HOSTCTRL1_DATTRANWD_MASK 0x2UL

#define	_SDIO_HOSTCTRL1_DATTRANWD_SD1 0x00000000UL

#define	_SDIO_HOSTCTRL1_DATTRANWD_SD4 0x00000001UL

#define	_SDIO_HOSTCTRL1_DATTRANWD_SHIFT 1

#define	_SDIO_HOSTCTRL1_DMASEL_64BITADMA2 0x00000003UL

#define	_SDIO_HOSTCTRL1_DMASEL_ADMA1 0x00000001UL

#define	_SDIO_HOSTCTRL1_DMASEL_ADMA2 0x00000002UL

#define	_SDIO_HOSTCTRL1_DMASEL_DEFAULT 0x00000000UL

#define	_SDIO_HOSTCTRL1_DMASEL_MASK 0x18UL

#define	_SDIO_HOSTCTRL1_DMASEL_SDMA 0x00000000UL

#define	_SDIO_HOSTCTRL1_DMASEL_SHIFT 3

#define	_SDIO_HOSTCTRL1_EXTDATTRANWD_8BIT 0x00000000UL

#define	_SDIO_HOSTCTRL1_EXTDATTRANWD_DATXFR 0x00000001UL

#define	_SDIO_HOSTCTRL1_EXTDATTRANWD_DEFAULT 0x00000000UL

#define	_SDIO_HOSTCTRL1_EXTDATTRANWD_MASK 0x20UL

#define	_SDIO_HOSTCTRL1_EXTDATTRANWD_SHIFT 5

#define	_SDIO_HOSTCTRL1_HRDRST_DEFAULT 0x00000000UL

#define	_SDIO_HOSTCTRL1_HRDRST_MASK 0x1000UL

#define	_SDIO_HOSTCTRL1_HRDRST_SHIFT 12

#define	_SDIO_HOSTCTRL1_HSEN_DEFAULT 0x00000000UL

#define	_SDIO_HOSTCTRL1_HSEN_HS 0x00000001UL

#define	_SDIO_HOSTCTRL1_HSEN_MASK 0x4UL

#define	_SDIO_HOSTCTRL1_HSEN_NS 0x00000000UL

#define	_SDIO_HOSTCTRL1_HSEN_SHIFT 2

#define	_SDIO_HOSTCTRL1_INTATBLKGAP_DEFAULT 0x00000000UL

#define	_SDIO_HOSTCTRL1_INTATBLKGAP_MASK 0x80000UL

#define	_SDIO_HOSTCTRL1_INTATBLKGAP_SHIFT 19

#define	_SDIO_HOSTCTRL1_LEDCTRL_DEFAULT 0x00000000UL

#define	_SDIO_HOSTCTRL1_LEDCTRL_LEDOFF 0x00000000UL

#define	_SDIO_HOSTCTRL1_LEDCTRL_LEDON 0x00000001UL

#define	_SDIO_HOSTCTRL1_LEDCTRL_MASK 0x1UL

#define	_SDIO_HOSTCTRL1_LEDCTRL_SHIFT 0

#define	_SDIO_HOSTCTRL1_MASK 0x07FF1FFFUL

#define	_SDIO_HOSTCTRL1_RDWAITCTRL_DEFAULT 0x00000000UL

#define	_SDIO_HOSTCTRL1_RDWAITCTRL_MASK 0x40000UL

#define	_SDIO_HOSTCTRL1_RDWAITCTRL_SHIFT 18

#define	_SDIO_HOSTCTRL1_RESETVALUE 0x00800000UL

#define	_SDIO_HOSTCTRL1_SDBUSPOWER_DEFAULT 0x00000000UL

#define	_SDIO_HOSTCTRL1_SDBUSPOWER_MASK 0x100UL

#define	_SDIO_HOSTCTRL1_SDBUSPOWER_SHIFT 8

#define	_SDIO_HOSTCTRL1_SDBUSVOLTSEL_1P8V 0x00000005UL

#define	_SDIO_HOSTCTRL1_SDBUSVOLTSEL_3P0V 0x00000006UL

#define	_SDIO_HOSTCTRL1_SDBUSVOLTSEL_3P3V 0x00000007UL

#define	_SDIO_HOSTCTRL1_SDBUSVOLTSEL_DEFAULT 0x00000000UL

#define	_SDIO_HOSTCTRL1_SDBUSVOLTSEL_MASK 0xE00UL

#define	_SDIO_HOSTCTRL1_SDBUSVOLTSEL_SHIFT 9

#define	_SDIO_HOSTCTRL1_SPIMODE_DEFAULT 0x00000000UL

#define	_SDIO_HOSTCTRL1_SPIMODE_MASK 0x100000UL

#define	_SDIO_HOSTCTRL1_SPIMODE_SHIFT 20

#define	_SDIO_HOSTCTRL1_STOPATBLKGAPREQ_DEFAULT 0x00000000UL

#define	_SDIO_HOSTCTRL1_STOPATBLKGAPREQ_MASK 0x10000UL

#define	_SDIO_HOSTCTRL1_STOPATBLKGAPREQ_SHIFT 16

#define	_SDIO_HOSTCTRL1_WKUPEVNTENONCARDINT_DEFAULT 0x00000000UL

#define	_SDIO_HOSTCTRL1_WKUPEVNTENONCARDINT_MASK 0x1000000UL

#define	_SDIO_HOSTCTRL1_WKUPEVNTENONCARDINT_SHIFT 24

#define	_SDIO_HOSTCTRL1_WKUPEVNTENONCINS_DEFAULT 0x00000000UL

#define	_SDIO_HOSTCTRL1_WKUPEVNTENONCINS_MASK 0x2000000UL

#define	_SDIO_HOSTCTRL1_WKUPEVNTENONCINS_SHIFT 25

#define	_SDIO_HOSTCTRL1_WKUPEVNTENONCRM_DEFAULT 0x00000000UL

#define	_SDIO_HOSTCTRL1_WKUPEVNTENONCRM_MASK 0x4000000UL

#define	_SDIO_HOSTCTRL1_WKUPEVNTENONCRM_SHIFT 26

#define	_SDIO_IEN_ADMAERRSEN_DEFAULT 0x00000000UL

#define	_SDIO_IEN_ADMAERRSEN_MASK 0x2000000UL

#define	_SDIO_IEN_ADMAERRSEN_SHIFT 25

#define	_SDIO_IEN_AUTOCMDERRSEN_DEFAULT 0x00000000UL

#define	_SDIO_IEN_AUTOCMDERRSEN_MASK 0x1000000UL

#define	_SDIO_IEN_AUTOCMDERRSEN_SHIFT 24

#define	_SDIO_IEN_BLKGAPEVTSEN_DEFAULT 0x00000000UL

#define	_SDIO_IEN_BLKGAPEVTSEN_MASK 0x4UL

#define	_SDIO_IEN_BLKGAPEVTSEN_SHIFT 2

#define	_SDIO_IEN_BOOTACKRCVSEN_DEFAULT 0x00000000UL

#define	_SDIO_IEN_BOOTACKRCVSEN_MASK 0x2000UL

#define	_SDIO_IEN_BOOTACKRCVSEN_SHIFT 13

#define	_SDIO_IEN_BOOTTERMINATESEN_DEFAULT 0x00000000UL

#define	_SDIO_IEN_BOOTTERMINATESEN_MASK 0x4000UL

#define	_SDIO_IEN_BOOTTERMINATESEN_SHIFT 14

#define	_SDIO_IEN_BUFRDRDYSEN_DEFAULT 0x00000000UL

#define	_SDIO_IEN_BUFRDRDYSEN_MASK 0x20UL

#define	_SDIO_IEN_BUFRDRDYSEN_SHIFT 5

#define	_SDIO_IEN_BUFWRRDYSEN_DEFAULT 0x00000000UL

#define	_SDIO_IEN_BUFWRRDYSEN_MASK 0x10UL

#define	_SDIO_IEN_BUFWRRDYSEN_SHIFT 4

#define	_SDIO_IEN_CARDINSSEN_DEFAULT 0x00000000UL

#define	_SDIO_IEN_CARDINSSEN_MASK 0x40UL

#define	_SDIO_IEN_CARDINSSEN_SHIFT 6

#define	_SDIO_IEN_CARDINTSEN_DEFAULT 0x00000000UL

#define	_SDIO_IEN_CARDINTSEN_MASK 0x100UL

#define	_SDIO_IEN_CARDINTSEN_SHIFT 8

#define	_SDIO_IEN_CARDREMSEN_DEFAULT 0x00000000UL

#define	_SDIO_IEN_CARDREMSEN_MASK 0x80UL

#define	_SDIO_IEN_CARDREMSEN_SHIFT 7

#define	_SDIO_IEN_CMDCOMSEN_DEFAULT 0x00000000UL

#define	_SDIO_IEN_CMDCOMSEN_MASK 0x1UL

#define	_SDIO_IEN_CMDCOMSEN_SHIFT 0

#define	_SDIO_IEN_CMDCRCERRSEN_DEFAULT 0x00000000UL

#define	_SDIO_IEN_CMDCRCERRSEN_MASK 0x20000UL

#define	_SDIO_IEN_CMDCRCERRSEN_SHIFT 17

#define	_SDIO_IEN_CMDENDBITERRSEN_DEFAULT 0x00000000UL

#define	_SDIO_IEN_CMDENDBITERRSEN_MASK 0x40000UL

#define	_SDIO_IEN_CMDENDBITERRSEN_SHIFT 18

#define	_SDIO_IEN_CMDINDEXERRSEN_DEFAULT 0x00000000UL

#define	_SDIO_IEN_CMDINDEXERRSEN_MASK 0x80000UL

#define	_SDIO_IEN_CMDINDEXERRSEN_SHIFT 19

#define	_SDIO_IEN_CMDTOUTERRSEN_DEFAULT 0x00000000UL

#define	_SDIO_IEN_CMDTOUTERRSEN_MASK 0x10000UL

#define	_SDIO_IEN_CMDTOUTERRSEN_SHIFT 16

#define	_SDIO_IEN_CURRENTLIMITERRSEN_DEFAULT 0x00000000UL

#define	_SDIO_IEN_CURRENTLIMITERRSEN_MASK 0x800000UL

#define	_SDIO_IEN_CURRENTLIMITERRSEN_SHIFT 23

#define	_SDIO_IEN_DATCRCERRSEN_DEFAULT 0x00000000UL

#define	_SDIO_IEN_DATCRCERRSEN_MASK 0x200000UL

#define	_SDIO_IEN_DATCRCERRSEN_SHIFT 21

#define	_SDIO_IEN_DATENDBITERRSEN_DEFAULT 0x00000000UL

#define	_SDIO_IEN_DATENDBITERRSEN_MASK 0x400000UL

#define	_SDIO_IEN_DATENDBITERRSEN_SHIFT 22

#define	_SDIO_IEN_DATTOUTERRSEN_DEFAULT 0x00000000UL

#define	_SDIO_IEN_DATTOUTERRSEN_MASK 0x100000UL

#define	_SDIO_IEN_DATTOUTERRSEN_SHIFT 20

#define	_SDIO_IEN_DMAINTSEN_DEFAULT 0x00000000UL

#define	_SDIO_IEN_DMAINTSEN_MASK 0x8UL

#define	_SDIO_IEN_DMAINTSEN_SHIFT 3

#define	_SDIO_IEN_MASK 0x17FF71FFUL

#define	_SDIO_IEN_RESETVALUE 0x00000000UL

#define	_SDIO_IEN_RETUNINGEVTSEN_DEFAULT 0x00000000UL

#define	_SDIO_IEN_RETUNINGEVTSEN_MASK 0x1000UL

#define	_SDIO_IEN_RETUNINGEVTSEN_SHIFT 12

#define	_SDIO_IEN_TARGETRESPERRSEN_DEFAULT 0x00000000UL

#define	_SDIO_IEN_TARGETRESPERRSEN_MASK 0x10000000UL

#define	_SDIO_IEN_TARGETRESPERRSEN_SHIFT 28

#define	_SDIO_IEN_TRANCOMSEN_DEFAULT 0x00000000UL

#define	_SDIO_IEN_TRANCOMSEN_MASK 0x2UL

#define	_SDIO_IEN_TRANCOMSEN_SHIFT 1

#define	_SDIO_IEN_TUNINGERRSIGNALENABLE_DEFAULT 0x00000000UL

#define	_SDIO_IEN_TUNINGERRSIGNALENABLE_MASK 0x4000000UL

#define	_SDIO_IEN_TUNINGERRSIGNALENABLE_SHIFT 26

#define	_SDIO_IFCR_ADMAERR_DEFAULT 0x00000000UL

#define	_SDIO_IFCR_ADMAERR_MASK 0x2000000UL

#define	_SDIO_IFCR_ADMAERR_SHIFT 25

#define	_SDIO_IFCR_AUTOCMDERR_DEFAULT 0x00000000UL

#define	_SDIO_IFCR_AUTOCMDERR_MASK 0x1000000UL

#define	_SDIO_IFCR_AUTOCMDERR_SHIFT 24

#define	_SDIO_IFCR_BFRRDRDY_DEFAULT 0x00000000UL

#define	_SDIO_IFCR_BFRRDRDY_MASK 0x20UL

#define	_SDIO_IFCR_BFRRDRDY_SHIFT 5

#define	_SDIO_IFCR_BFRWRRDY_DEFAULT 0x00000000UL

#define	_SDIO_IFCR_BFRWRRDY_MASK 0x10UL

#define	_SDIO_IFCR_BFRWRRDY_SHIFT 4

#define	_SDIO_IFCR_BLKGAPEVT_DEFAULT 0x00000000UL

#define	_SDIO_IFCR_BLKGAPEVT_MASK 0x4UL

#define	_SDIO_IFCR_BLKGAPEVT_SHIFT 2

#define	_SDIO_IFCR_BOOTACKRCV_DEFAULT 0x00000000UL

#define	_SDIO_IFCR_BOOTACKRCV_MASK 0x2000UL

#define	_SDIO_IFCR_BOOTACKRCV_SHIFT 13

#define	_SDIO_IFCR_BOOTTERMINATE_DEFAULT 0x00000000UL

#define	_SDIO_IFCR_BOOTTERMINATE_MASK 0x4000UL

#define	_SDIO_IFCR_BOOTTERMINATE_SHIFT 14

#define	_SDIO_IFCR_CARDINS_DEFAULT 0x00000000UL

#define	_SDIO_IFCR_CARDINS_MASK 0x40UL

#define	_SDIO_IFCR_CARDINS_SHIFT 6

#define	_SDIO_IFCR_CARDINT_DEFAULT 0x00000000UL

#define	_SDIO_IFCR_CARDINT_MASK 0x100UL

#define	_SDIO_IFCR_CARDINT_SHIFT 8

#define	_SDIO_IFCR_CARDRM_DEFAULT 0x00000000UL

#define	_SDIO_IFCR_CARDRM_MASK 0x80UL

#define	_SDIO_IFCR_CARDRM_SHIFT 7

#define	_SDIO_IFCR_CMDCOM_DEFAULT 0x00000000UL

#define	_SDIO_IFCR_CMDCOM_MASK 0x1UL

#define	_SDIO_IFCR_CMDCOM_SHIFT 0

#define	_SDIO_IFCR_CMDCRCERR_DEFAULT 0x00000000UL

#define	_SDIO_IFCR_CMDCRCERR_MASK 0x20000UL

#define	_SDIO_IFCR_CMDCRCERR_SHIFT 17

#define	_SDIO_IFCR_CMDENDBITERR_DEFAULT 0x00000000UL

#define	_SDIO_IFCR_CMDENDBITERR_MASK 0x40000UL

#define	_SDIO_IFCR_CMDENDBITERR_SHIFT 18

#define	_SDIO_IFCR_CMDINDEXERR_DEFAULT 0x00000000UL

#define	_SDIO_IFCR_CMDINDEXERR_MASK 0x80000UL

#define	_SDIO_IFCR_CMDINDEXERR_SHIFT 19

#define	_SDIO_IFCR_CMDTOUTERR_DEFAULT 0x00000000UL

#define	_SDIO_IFCR_CMDTOUTERR_MASK 0x10000UL

#define	_SDIO_IFCR_CMDTOUTERR_SHIFT 16

#define	_SDIO_IFCR_CURRENTLIMITERR_DEFAULT 0x00000000UL

#define	_SDIO_IFCR_CURRENTLIMITERR_MASK 0x800000UL

#define	_SDIO_IFCR_CURRENTLIMITERR_SHIFT 23

#define	_SDIO_IFCR_DATCRCERR_DEFAULT 0x00000000UL

#define	_SDIO_IFCR_DATCRCERR_MASK 0x200000UL

#define	_SDIO_IFCR_DATCRCERR_SHIFT 21

#define	_SDIO_IFCR_DATENDBITERR_DEFAULT 0x00000000UL

#define	_SDIO_IFCR_DATENDBITERR_MASK 0x400000UL

#define	_SDIO_IFCR_DATENDBITERR_SHIFT 22

#define	_SDIO_IFCR_DATTOUTERR_DEFAULT 0x00000000UL

#define	_SDIO_IFCR_DATTOUTERR_MASK 0x100000UL

#define	_SDIO_IFCR_DATTOUTERR_SHIFT 20

#define	_SDIO_IFCR_DMAINT_DEFAULT 0x00000000UL

#define	_SDIO_IFCR_DMAINT_MASK 0x8UL

#define	_SDIO_IFCR_DMAINT_SHIFT 3

#define	_SDIO_IFCR_ERRINT_DEFAULT 0x00000000UL

#define	_SDIO_IFCR_ERRINT_MASK 0x8000UL

#define	_SDIO_IFCR_ERRINT_SHIFT 15

#define	_SDIO_IFCR_MASK 0x13FFF1FFUL

#define	_SDIO_IFCR_RESETVALUE 0x00000000UL

#define	_SDIO_IFCR_RETUNINGEVT_DEFAULT 0x00000000UL

#define	_SDIO_IFCR_RETUNINGEVT_MASK 0x1000UL

#define	_SDIO_IFCR_RETUNINGEVT_SHIFT 12

#define	_SDIO_IFCR_TARGETRESP_DEFAULT 0x00000000UL

#define	_SDIO_IFCR_TARGETRESP_MASK 0x10000000UL

#define	_SDIO_IFCR_TARGETRESP_SHIFT 28

#define	_SDIO_IFCR_TRANCOM_DEFAULT 0x00000000UL

#define	_SDIO_IFCR_TRANCOM_MASK 0x2UL

#define	_SDIO_IFCR_TRANCOM_SHIFT 1

#define	_SDIO_IFENC_ADMAERREN_DEFAULT 0x00000000UL

#define	_SDIO_IFENC_ADMAERREN_MASK 0x2000000UL

#define	_SDIO_IFENC_ADMAERREN_SHIFT 25

#define	_SDIO_IFENC_AUTOCMDERREN_DEFAULT 0x00000000UL

#define	_SDIO_IFENC_AUTOCMDERREN_MASK 0x1000000UL

#define	_SDIO_IFENC_AUTOCMDERREN_SHIFT 24

#define	_SDIO_IFENC_BLKGAPEVTEN_DEFAULT 0x00000000UL

#define	_SDIO_IFENC_BLKGAPEVTEN_MASK 0x4UL

#define	_SDIO_IFENC_BLKGAPEVTEN_SHIFT 2

#define	_SDIO_IFENC_BOOTACKRCVEN_DEFAULT 0x00000000UL

#define	_SDIO_IFENC_BOOTACKRCVEN_MASK 0x2000UL

#define	_SDIO_IFENC_BOOTACKRCVEN_SHIFT 13

#define	_SDIO_IFENC_BOOTTERMINATEEN_DEFAULT 0x00000000UL

#define	_SDIO_IFENC_BOOTTERMINATEEN_MASK 0x4000UL

#define	_SDIO_IFENC_BOOTTERMINATEEN_SHIFT 14

#define	_SDIO_IFENC_BUFRDRDYEN_DEFAULT 0x00000000UL

#define	_SDIO_IFENC_BUFRDRDYEN_MASK 0x20UL

#define	_SDIO_IFENC_BUFRDRDYEN_SHIFT 5

#define	_SDIO_IFENC_BUFWRRDYEN_DEFAULT 0x00000000UL

#define	_SDIO_IFENC_BUFWRRDYEN_MASK 0x10UL

#define	_SDIO_IFENC_BUFWRRDYEN_SHIFT 4

#define	_SDIO_IFENC_CARDINSEN_DEFAULT 0x00000000UL

#define	_SDIO_IFENC_CARDINSEN_MASK 0x40UL

#define	_SDIO_IFENC_CARDINSEN_SHIFT 6

#define	_SDIO_IFENC_CARDINTEN_DEFAULT 0x00000000UL

#define	_SDIO_IFENC_CARDINTEN_MASK 0x100UL

#define	_SDIO_IFENC_CARDINTEN_SHIFT 8

#define	_SDIO_IFENC_CARDRMEN_DEFAULT 0x00000000UL

#define	_SDIO_IFENC_CARDRMEN_MASK 0x80UL

#define	_SDIO_IFENC_CARDRMEN_SHIFT 7

#define	_SDIO_IFENC_CMDCOMEN_DEFAULT 0x00000000UL

#define	_SDIO_IFENC_CMDCOMEN_MASK 0x1UL

#define	_SDIO_IFENC_CMDCOMEN_SHIFT 0

#define	_SDIO_IFENC_CMDCRCERREN_DEFAULT 0x00000000UL

#define	_SDIO_IFENC_CMDCRCERREN_MASK 0x20000UL

#define	_SDIO_IFENC_CMDCRCERREN_SHIFT 17

#define	_SDIO_IFENC_CMDENDBITERREN_DEFAULT 0x00000000UL

#define	_SDIO_IFENC_CMDENDBITERREN_MASK 0x40000UL

#define	_SDIO_IFENC_CMDENDBITERREN_SHIFT 18

#define	_SDIO_IFENC_CMDINDEXERREN_DEFAULT 0x00000000UL

#define	_SDIO_IFENC_CMDINDEXERREN_MASK 0x80000UL

#define	_SDIO_IFENC_CMDINDEXERREN_SHIFT 19

#define	_SDIO_IFENC_CMDTOUTERREN_DEFAULT 0x00000000UL

#define	_SDIO_IFENC_CMDTOUTERREN_MASK 0x10000UL

#define	_SDIO_IFENC_CMDTOUTERREN_SHIFT 16

#define	_SDIO_IFENC_CURRENTLIMITERREN_DEFAULT 0x00000000UL

#define	_SDIO_IFENC_CURRENTLIMITERREN_MASK 0x800000UL

#define	_SDIO_IFENC_CURRENTLIMITERREN_SHIFT 23

#define	_SDIO_IFENC_DATCRCERREN_DEFAULT 0x00000000UL

#define	_SDIO_IFENC_DATCRCERREN_MASK 0x200000UL

#define	_SDIO_IFENC_DATCRCERREN_SHIFT 21

#define	_SDIO_IFENC_DATENDBITERREN_DEFAULT 0x00000000UL

#define	_SDIO_IFENC_DATENDBITERREN_MASK 0x400000UL

#define	_SDIO_IFENC_DATENDBITERREN_SHIFT 22

#define	_SDIO_IFENC_DATTOUTERREN_DEFAULT 0x00000000UL

#define	_SDIO_IFENC_DATTOUTERREN_MASK 0x100000UL

#define	_SDIO_IFENC_DATTOUTERREN_SHIFT 20

#define	_SDIO_IFENC_DMAINTEN_DEFAULT 0x00000000UL

#define	_SDIO_IFENC_DMAINTEN_MASK 0x8UL

#define	_SDIO_IFENC_DMAINTEN_SHIFT 3

#define	_SDIO_IFENC_MASK 0x17FF71FFUL

#define	_SDIO_IFENC_RESETVALUE 0x00000000UL

#define	_SDIO_IFENC_RETUNINGEVTEN_DEFAULT 0x00000000UL

#define	_SDIO_IFENC_RETUNINGEVTEN_MASK 0x1000UL

#define	_SDIO_IFENC_RETUNINGEVTEN_SHIFT 12

#define	_SDIO_IFENC_TARGETRESPEN_DEFAULT 0x00000000UL

#define	_SDIO_IFENC_TARGETRESPEN_MASK 0x10000000UL

#define	_SDIO_IFENC_TARGETRESPEN_SHIFT 28

#define	_SDIO_IFENC_TRANCOMEN_DEFAULT 0x00000000UL

#define	_SDIO_IFENC_TRANCOMEN_MASK 0x2UL

#define	_SDIO_IFENC_TRANCOMEN_SHIFT 1

#define	_SDIO_IFENC_TUNINGERREN_DEFAULT 0x00000000UL

#define	_SDIO_IFENC_TUNINGERREN_MASK 0x4000000UL

#define	_SDIO_IFENC_TUNINGERREN_SHIFT 26

#define	_SDIO_MAXCURCAPAB_MASK 0x00FFFFFFUL

#define	_SDIO_MAXCURCAPAB_MAXCUR1P8VAL_DEFAULT 0x00000000UL

#define	_SDIO_MAXCURCAPAB_MAXCUR1P8VAL_MASK 0xFF0000UL

#define	_SDIO_MAXCURCAPAB_MAXCUR1P8VAL_SHIFT 16

#define	_SDIO_MAXCURCAPAB_MAXCUR3P0VAL_DEFAULT 0x00000000UL

#define	_SDIO_MAXCURCAPAB_MAXCUR3P0VAL_MASK 0xFF00UL

#define	_SDIO_MAXCURCAPAB_MAXCUR3P0VAL_SHIFT 8

#define	_SDIO_MAXCURCAPAB_MAXCUR3P3VAL_DEFAULT 0x00000000UL

#define	_SDIO_MAXCURCAPAB_MAXCUR3P3VAL_MASK 0xFFUL

#define	_SDIO_MAXCURCAPAB_MAXCUR3P3VAL_SHIFT 0

#define	_SDIO_MAXCURCAPAB_RESETVALUE 0x00000000UL

#define	_SDIO_PRSSTAT_BUFFERWRITEENABLE_DEFAULT 0x00000000UL

#define	_SDIO_PRSSTAT_BUFFERWRITEENABLE_MASK 0x400UL

#define	_SDIO_PRSSTAT_BUFFERWRITEENABLE_SHIFT 10

#define	_SDIO_PRSSTAT_BUFRDEN_DEFAULT 0x00000000UL

#define	_SDIO_PRSSTAT_BUFRDEN_MASK 0x800UL

#define	_SDIO_PRSSTAT_BUFRDEN_SHIFT 11

#define	_SDIO_PRSSTAT_CARDDETPINLVL_DEFAULT 0x00000000UL

#define	_SDIO_PRSSTAT_CARDDETPINLVL_MASK 0x40000UL

#define	_SDIO_PRSSTAT_CARDDETPINLVL_SHIFT 18

#define	_SDIO_PRSSTAT_CARDINS_DEFAULT 0x00000000UL

#define	_SDIO_PRSSTAT_CARDINS_MASK 0x10000UL

#define	_SDIO_PRSSTAT_CARDINS_SHIFT 16

#define	_SDIO_PRSSTAT_CARDSTATESTABLE_DEFAULT 0x00000000UL

#define	_SDIO_PRSSTAT_CARDSTATESTABLE_MASK 0x20000UL

#define	_SDIO_PRSSTAT_CARDSTATESTABLE_SHIFT 17

#define	_SDIO_PRSSTAT_CMDINHIBITCMD_DEFAULT 0x00000000UL

#define	_SDIO_PRSSTAT_CMDINHIBITCMD_MASK 0x1UL

#define	_SDIO_PRSSTAT_CMDINHIBITCMD_SHIFT 0

#define	_SDIO_PRSSTAT_CMDINHIBITDAT_DEFAULT 0x00000000UL

#define	_SDIO_PRSSTAT_CMDINHIBITDAT_MASK 0x2UL

#define	_SDIO_PRSSTAT_CMDINHIBITDAT_SHIFT 1

#define	_SDIO_PRSSTAT_CMDSIGLVL_DEFAULT 0x00000000UL

#define	_SDIO_PRSSTAT_CMDSIGLVL_MASK 0x1000000UL

#define	_SDIO_PRSSTAT_CMDSIGLVL_SHIFT 24

#define	_SDIO_PRSSTAT_DAT3TO0SIGLVL_DEFAULT 0x00000000UL

#define	_SDIO_PRSSTAT_DAT3TO0SIGLVL_MASK 0xF00000UL

#define	_SDIO_PRSSTAT_DAT3TO0SIGLVL_SHIFT 20

#define	_SDIO_PRSSTAT_DAT7TO4SIGLVL_DEFAULT 0x00000000UL

#define	_SDIO_PRSSTAT_DAT7TO4SIGLVL_MASK 0x1E000000UL

#define	_SDIO_PRSSTAT_DAT7TO4SIGLVL_SHIFT 25

#define	_SDIO_PRSSTAT_DATLINEACTIVE_DEFAULT 0x00000000UL

#define	_SDIO_PRSSTAT_DATLINEACTIVE_MASK 0x4UL

#define	_SDIO_PRSSTAT_DATLINEACTIVE_SHIFT 2

#define	_SDIO_PRSSTAT_MASK 0x1FFF0F0FUL

#define	_SDIO_PRSSTAT_RDTRANACT_DEFAULT 0x00000000UL

#define	_SDIO_PRSSTAT_RDTRANACT_MASK 0x200UL

#define	_SDIO_PRSSTAT_RDTRANACT_SHIFT 9

#define	_SDIO_PRSSTAT_RESETVALUE 0x00000000UL

#define	_SDIO_PRSSTAT_RETUNINGREQ_DEFAULT 0x00000000UL

#define	_SDIO_PRSSTAT_RETUNINGREQ_MASK 0x8UL

#define	_SDIO_PRSSTAT_RETUNINGREQ_SHIFT 3

#define	_SDIO_PRSSTAT_WRPROTSWPINLVL_DEFAULT 0x00000000UL

#define	_SDIO_PRSSTAT_WRPROTSWPINLVL_MASK 0x80000UL

#define	_SDIO_PRSSTAT_WRPROTSWPINLVL_SHIFT 19

#define	_SDIO_PRSSTAT_WRTRANACT_DEFAULT 0x00000000UL

#define	_SDIO_PRSSTAT_WRTRANACT_MASK 0x100UL

#define	_SDIO_PRSSTAT_WRTRANACT_SHIFT 8

#define	_SDIO_PRSTVAL0_DSPCLKGENVAL_DEFAULT 0x00000000UL

#define	_SDIO_PRSTVAL0_DSPCLKGENVAL_MASK 0x4000000UL

#define	_SDIO_PRSTVAL0_DSPCLKGENVAL_SHIFT 26

#define	_SDIO_PRSTVAL0_DSPDRVSTVAL_DEFAULT 0x00000000UL

#define	_SDIO_PRSTVAL0_DSPDRVSTVAL_MASK 0xC0000000UL

#define	_SDIO_PRSTVAL0_DSPDRVSTVAL_SHIFT 30

#define	_SDIO_PRSTVAL0_DSPDRVSTVAL_TYPEA 0x00000001UL

#define	_SDIO_PRSTVAL0_DSPDRVSTVAL_TYPEB 0x00000000UL

#define	_SDIO_PRSTVAL0_DSPDRVSTVAL_TYPEC 0x00000002UL

#define	_SDIO_PRSTVAL0_DSPDRVSTVAL_TYPED 0x00000003UL

#define	_SDIO_PRSTVAL0_DSPSDCLKFREQVAL_DEFAULT 0x00000000UL

#define	_SDIO_PRSTVAL0_DSPSDCLKFREQVAL_MASK 0x3FF0000UL

#define	_SDIO_PRSTVAL0_DSPSDCLKFREQVAL_SHIFT 16

#define	_SDIO_PRSTVAL0_INITCLCKGENVAL_DEFAULT 0x00000000UL

#define	_SDIO_PRSTVAL0_INITCLCKGENVAL_MASK 0x400UL

#define	_SDIO_PRSTVAL0_INITCLCKGENVAL_SHIFT 10

#define	_SDIO_PRSTVAL0_INITDRVSTVAL_DEFAULT 0x00000000UL

#define	_SDIO_PRSTVAL0_INITDRVSTVAL_MASK 0xC000UL

#define	_SDIO_PRSTVAL0_INITDRVSTVAL_SHIFT 14

#define	_SDIO_PRSTVAL0_INITDRVSTVAL_TYPEA 0x00000001UL

#define	_SDIO_PRSTVAL0_INITDRVSTVAL_TYPEB 0x00000000UL

#define	_SDIO_PRSTVAL0_INITDRVSTVAL_TYPEC 0x00000002UL

#define	_SDIO_PRSTVAL0_INITDRVSTVAL_TYPED 0x00000003UL

#define	_SDIO_PRSTVAL0_INITSDCLKFREQVAL_DEFAULT 0x00000000UL

#define	_SDIO_PRSTVAL0_INITSDCLKFREQVAL_MASK 0x3FFUL

#define	_SDIO_PRSTVAL0_INITSDCLKFREQVAL_SHIFT 0

#define	_SDIO_PRSTVAL0_MASK 0xC7FFC7FFUL

#define	_SDIO_PRSTVAL0_RESETVALUE 0x00000000UL

#define	_SDIO_PRSTVAL2_HSPCLKGENVAL_DEFAULT 0x00000000UL

#define	_SDIO_PRSTVAL2_HSPCLKGENVAL_MASK 0x400UL

#define	_SDIO_PRSTVAL2_HSPCLKGENVAL_SHIFT 10

#define	_SDIO_PRSTVAL2_HSPDRVSTVAL_DEFAULT 0x00000000UL

#define	_SDIO_PRSTVAL2_HSPDRVSTVAL_MASK 0xC000UL

#define	_SDIO_PRSTVAL2_HSPDRVSTVAL_SHIFT 14

#define	_SDIO_PRSTVAL2_HSPDRVSTVAL_TYPEA 0x00000001UL

#define	_SDIO_PRSTVAL2_HSPDRVSTVAL_TYPEB 0x00000000UL

#define	_SDIO_PRSTVAL2_HSPDRVSTVAL_TYPEC 0x00000002UL

#define	_SDIO_PRSTVAL2_HSPDRVSTVAL_TYPED 0x00000003UL

#define	_SDIO_PRSTVAL2_HSPSDCLKFREQVAL_DEFAULT 0x00000000UL

#define	_SDIO_PRSTVAL2_HSPSDCLKFREQVAL_MASK 0x3FFUL

#define	_SDIO_PRSTVAL2_HSPSDCLKFREQVAL_SHIFT 0

#define	_SDIO_PRSTVAL2_MASK 0xC7FFC7FFUL

#define	_SDIO_PRSTVAL2_RESETVALUE 0x00000000UL

#define	_SDIO_PRSTVAL2_SDR12CLKGENVAL_DEFAULT 0x00000000UL

#define	_SDIO_PRSTVAL2_SDR12CLKGENVAL_MASK 0x4000000UL

#define	_SDIO_PRSTVAL2_SDR12CLKGENVAL_SHIFT 26

#define	_SDIO_PRSTVAL2_SDR12DRVSTVAL_DEFAULT 0x00000000UL

#define	_SDIO_PRSTVAL2_SDR12DRVSTVAL_MASK 0xC0000000UL

#define	_SDIO_PRSTVAL2_SDR12DRVSTVAL_SHIFT 30

#define	_SDIO_PRSTVAL2_SDR12DRVSTVAL_TYPEA 0x00000001UL

#define	_SDIO_PRSTVAL2_SDR12DRVSTVAL_TYPEB 0x00000000UL

#define	_SDIO_PRSTVAL2_SDR12DRVSTVAL_TYPEC 0x00000002UL

#define	_SDIO_PRSTVAL2_SDR12DRVSTVAL_TYPED 0x00000003UL

#define	_SDIO_PRSTVAL2_SDR12SDCLKFREQVAL_DEFAULT 0x00000000UL

#define	_SDIO_PRSTVAL2_SDR12SDCLKFREQVAL_MASK 0x3FF0000UL

#define	_SDIO_PRSTVAL2_SDR12SDCLKFREQVAL_SHIFT 16

#define	_SDIO_PRSTVAL4_MASK 0xC7FFC7FFUL

#define	_SDIO_PRSTVAL4_RESETVALUE 0x00000000UL

#define	_SDIO_PRSTVAL4_SDR25CLKGENVAL_DEFAULT 0x00000000UL

#define	_SDIO_PRSTVAL4_SDR25CLKGENVAL_MASK 0x400UL

#define	_SDIO_PRSTVAL4_SDR25CLKGENVAL_SHIFT 10

#define	_SDIO_PRSTVAL4_SDR25DRVSTVAL_DEFAULT 0x00000000UL

#define	_SDIO_PRSTVAL4_SDR25DRVSTVAL_MASK 0xC000UL

#define	_SDIO_PRSTVAL4_SDR25DRVSTVAL_SHIFT 14

#define	_SDIO_PRSTVAL4_SDR25DRVSTVAL_TYPEA 0x00000001UL

#define	_SDIO_PRSTVAL4_SDR25DRVSTVAL_TYPEB 0x00000000UL

#define	_SDIO_PRSTVAL4_SDR25DRVSTVAL_TYPEC 0x00000002UL

#define	_SDIO_PRSTVAL4_SDR25DRVSTVAL_TYPED 0x00000003UL

#define	_SDIO_PRSTVAL4_SDR25SDCLKFREQVAL_DEFAULT 0x00000000UL

#define	_SDIO_PRSTVAL4_SDR25SDCLKFREQVAL_MASK 0x3FFUL

#define	_SDIO_PRSTVAL4_SDR25SDCLKFREQVAL_SHIFT 0

#define	_SDIO_PRSTVAL4_SDR50CLCKGENVAL_DEFAULT 0x00000000UL

#define	_SDIO_PRSTVAL4_SDR50CLCKGENVAL_MASK 0x4000000UL

#define	_SDIO_PRSTVAL4_SDR50CLCKGENVAL_SHIFT 26

#define	_SDIO_PRSTVAL4_SDR50DRVSTVAL_DEFAULT 0x00000000UL

#define	_SDIO_PRSTVAL4_SDR50DRVSTVAL_MASK 0xC0000000UL

#define	_SDIO_PRSTVAL4_SDR50DRVSTVAL_SHIFT 30

#define	_SDIO_PRSTVAL4_SDR50DRVSTVAL_TYPEA 0x00000001UL

#define	_SDIO_PRSTVAL4_SDR50DRVSTVAL_TYPEB 0x00000000UL

#define	_SDIO_PRSTVAL4_SDR50DRVSTVAL_TYPEC 0x00000002UL

#define	_SDIO_PRSTVAL4_SDR50DRVSTVAL_TYPED 0x00000003UL

#define	_SDIO_PRSTVAL4_SDR50SDCLKFREQVAL_DEFAULT 0x00000000UL

#define	_SDIO_PRSTVAL4_SDR50SDCLKFREQVAL_MASK 0x3FF0000UL

#define	_SDIO_PRSTVAL4_SDR50SDCLKFREQVAL_SHIFT 16

#define	_SDIO_PRSTVAL6_DDR50CLKGENVAL_DEFAULT 0x00000000UL

#define	_SDIO_PRSTVAL6_DDR50CLKGENVAL_MASK 0x4000000UL

#define	_SDIO_PRSTVAL6_DDR50CLKGENVAL_SHIFT 26

#define	_SDIO_PRSTVAL6_DDR50DRVSTVAL_DEFAULT 0x00000000UL

#define	_SDIO_PRSTVAL6_DDR50DRVSTVAL_MASK 0xC0000000UL

#define	_SDIO_PRSTVAL6_DDR50DRVSTVAL_SHIFT 30

#define	_SDIO_PRSTVAL6_DDR50DRVSTVAL_TYPEA 0x00000001UL

#define	_SDIO_PRSTVAL6_DDR50DRVSTVAL_TYPEB 0x00000000UL

#define	_SDIO_PRSTVAL6_DDR50DRVSTVAL_TYPEC 0x00000002UL

#define	_SDIO_PRSTVAL6_DDR50DRVSTVAL_TYPED 0x00000003UL

#define	_SDIO_PRSTVAL6_DDR50SDCLKFREQVAL_DEFAULT 0x00000000UL

#define	_SDIO_PRSTVAL6_DDR50SDCLKFREQVAL_MASK 0x3FF0000UL

#define	_SDIO_PRSTVAL6_DDR50SDCLKFREQVAL_SHIFT 16

#define	_SDIO_PRSTVAL6_MASK 0xC7FFC7FFUL

#define	_SDIO_PRSTVAL6_RESETVALUE 0x00000000UL

#define	_SDIO_PRSTVAL6_SDR104CLKGENVAL_DEFAULT 0x00000000UL

#define	_SDIO_PRSTVAL6_SDR104CLKGENVAL_MASK 0x400UL

#define	_SDIO_PRSTVAL6_SDR104CLKGENVAL_SHIFT 10

#define	_SDIO_PRSTVAL6_SDR104DRVSTVAL_DEFAULT 0x00000000UL

#define	_SDIO_PRSTVAL6_SDR104DRVSTVAL_MASK 0xC000UL

#define	_SDIO_PRSTVAL6_SDR104DRVSTVAL_SHIFT 14

#define	_SDIO_PRSTVAL6_SDR104DRVSTVAL_TYPEA 0x00000001UL

#define	_SDIO_PRSTVAL6_SDR104DRVSTVAL_TYPEB 0x00000000UL

#define	_SDIO_PRSTVAL6_SDR104DRVSTVAL_TYPEC 0x00000002UL

#define	_SDIO_PRSTVAL6_SDR104DRVSTVAL_TYPED 0x00000003UL

#define	_SDIO_PRSTVAL6_SDR104SDCLKFREQVAL_DEFAULT 0x00000000UL

#define	_SDIO_PRSTVAL6_SDR104SDCLKFREQVAL_MASK 0x3FFUL

#define	_SDIO_PRSTVAL6_SDR104SDCLKFREQVAL_SHIFT 0

#define	_SDIO_RESP0_CMDRESP0_DEFAULT 0x00000000UL

#define	_SDIO_RESP0_CMDRESP0_MASK 0xFFFFFFFFUL

#define	_SDIO_RESP0_CMDRESP0_SHIFT 0

#define	_SDIO_RESP0_MASK 0xFFFFFFFFUL

#define	_SDIO_RESP0_RESETVALUE 0x00000000UL

#define	_SDIO_RESP2_CMDRESP1_DEFAULT 0x00000000UL

#define	_SDIO_RESP2_CMDRESP1_MASK 0xFFFFFFFFUL

#define	_SDIO_RESP2_CMDRESP1_SHIFT 0

#define	_SDIO_RESP2_MASK 0xFFFFFFFFUL

#define	_SDIO_RESP2_RESETVALUE 0x00000000UL

#define	_SDIO_RESP4_CMDRESP2_DEFAULT 0x00000000UL

#define	_SDIO_RESP4_CMDRESP2_MASK 0xFFFFFFFFUL

#define	_SDIO_RESP4_CMDRESP2_SHIFT 0

#define	_SDIO_RESP4_MASK 0xFFFFFFFFUL

#define	_SDIO_RESP4_RESETVALUE 0x00000000UL

#define	_SDIO_RESP6_CMDRESP3_DEFAULT 0x00000000UL

#define	_SDIO_RESP6_CMDRESP3_MASK 0xFFFFFFFFUL

#define	_SDIO_RESP6_CMDRESP3_SHIFT 0

#define	_SDIO_RESP6_MASK 0xFFFFFFFFUL

#define	_SDIO_RESP6_RESETVALUE 0x00000000UL

#define	_SDIO_ROUTELOC0_CDLOC_DEFAULT 0x00000000UL

#define	_SDIO_ROUTELOC0_CDLOC_LOC0 0x00000000UL

#define	_SDIO_ROUTELOC0_CDLOC_LOC1 0x00000001UL

#define	_SDIO_ROUTELOC0_CDLOC_LOC2 0x00000002UL

#define	_SDIO_ROUTELOC0_CDLOC_LOC3 0x00000003UL

#define	_SDIO_ROUTELOC0_CDLOC_MASK 0x300UL

#define	_SDIO_ROUTELOC0_CDLOC_SHIFT 8

#define	_SDIO_ROUTELOC0_CLKLOC_DEFAULT 0x00000000UL

#define	_SDIO_ROUTELOC0_CLKLOC_LOC0 0x00000000UL

#define	_SDIO_ROUTELOC0_CLKLOC_LOC1 0x00000001UL

#define	_SDIO_ROUTELOC0_CLKLOC_MASK 0x1000000UL

#define	_SDIO_ROUTELOC0_CLKLOC_SHIFT 24

#define	_SDIO_ROUTELOC0_DATLOC_DEFAULT 0x00000000UL

#define	_SDIO_ROUTELOC0_DATLOC_LOC0 0x00000000UL

#define	_SDIO_ROUTELOC0_DATLOC_LOC1 0x00000001UL

#define	_SDIO_ROUTELOC0_DATLOC_MASK 0x1UL

#define	_SDIO_ROUTELOC0_DATLOC_SHIFT 0

#define	_SDIO_ROUTELOC0_MASK 0x01030301UL

#define	_SDIO_ROUTELOC0_RESETVALUE 0x00000000UL

#define	_SDIO_ROUTELOC0_WPLOC_DEFAULT 0x00000000UL

#define	_SDIO_ROUTELOC0_WPLOC_LOC0 0x00000000UL

#define	_SDIO_ROUTELOC0_WPLOC_LOC1 0x00000001UL

#define	_SDIO_ROUTELOC0_WPLOC_LOC2 0x00000002UL

#define	_SDIO_ROUTELOC0_WPLOC_LOC3 0x00000003UL

#define	_SDIO_ROUTELOC0_WPLOC_MASK 0x30000UL

#define	_SDIO_ROUTELOC0_WPLOC_SHIFT 16

#define	_SDIO_ROUTELOC1_CMDLOC_DEFAULT 0x00000000UL

#define	_SDIO_ROUTELOC1_CMDLOC_LOC0 0x00000000UL

#define	_SDIO_ROUTELOC1_CMDLOC_LOC1 0x00000001UL

#define	_SDIO_ROUTELOC1_CMDLOC_MASK 0x1UL

#define	_SDIO_ROUTELOC1_CMDLOC_SHIFT 0

#define	_SDIO_ROUTELOC1_MASK 0x00000001UL

#define	_SDIO_ROUTELOC1_RESETVALUE 0x00000000UL

#define	_SDIO_ROUTEPEN_CLKPEN_DEFAULT 0x00000000UL

#define	_SDIO_ROUTEPEN_CLKPEN_MASK 0x1UL

#define	_SDIO_ROUTEPEN_CLKPEN_SHIFT 0

#define	_SDIO_ROUTEPEN_CMDPEN_DEFAULT 0x00000000UL

#define	_SDIO_ROUTEPEN_CMDPEN_MASK 0x2UL

#define	_SDIO_ROUTEPEN_CMDPEN_SHIFT 1

#define	_SDIO_ROUTEPEN_D0PEN_DEFAULT 0x00000000UL

#define	_SDIO_ROUTEPEN_D0PEN_MASK 0x4UL

#define	_SDIO_ROUTEPEN_D0PEN_SHIFT 2

#define	_SDIO_ROUTEPEN_D1PEN_DEFAULT 0x00000000UL

#define	_SDIO_ROUTEPEN_D1PEN_MASK 0x8UL

#define	_SDIO_ROUTEPEN_D1PEN_SHIFT 3

#define	_SDIO_ROUTEPEN_D2PEN_DEFAULT 0x00000000UL

#define	_SDIO_ROUTEPEN_D2PEN_MASK 0x10UL

#define	_SDIO_ROUTEPEN_D2PEN_SHIFT 4

#define	_SDIO_ROUTEPEN_D3PEN_DEFAULT 0x00000000UL

#define	_SDIO_ROUTEPEN_D3PEN_MASK 0x20UL

#define	_SDIO_ROUTEPEN_D3PEN_SHIFT 5

#define	_SDIO_ROUTEPEN_D4PEN_DEFAULT 0x00000000UL

#define	_SDIO_ROUTEPEN_D4PEN_MASK 0x40UL

#define	_SDIO_ROUTEPEN_D4PEN_SHIFT 6

#define	_SDIO_ROUTEPEN_D5PEN_DEFAULT 0x00000000UL

#define	_SDIO_ROUTEPEN_D5PEN_MASK 0x80UL

#define	_SDIO_ROUTEPEN_D5PEN_SHIFT 7

#define	_SDIO_ROUTEPEN_D6PEN_DEFAULT 0x00000000UL

#define	_SDIO_ROUTEPEN_D6PEN_MASK 0x100UL

#define	_SDIO_ROUTEPEN_D6PEN_SHIFT 8

#define	_SDIO_ROUTEPEN_D7PEN_DEFAULT 0x00000000UL

#define	_SDIO_ROUTEPEN_D7PEN_MASK 0x200UL

#define	_SDIO_ROUTEPEN_D7PEN_SHIFT 9

#define	_SDIO_ROUTEPEN_MASK 0x000003FFUL

#define	_SDIO_ROUTEPEN_RESETVALUE 0x00000000UL

#define	_SDIO_SDMASYSADDR_MASK 0xFFFFFFFFUL

#define	_SDIO_SDMASYSADDR_RESETVALUE 0x00000000UL

#define	_SDIO_SDMASYSADDR_SDMASYSADDRARG_DEFAULT 0x00000000UL

#define	_SDIO_SDMASYSADDR_SDMASYSADDRARG_MASK 0xFFFFFFFFUL

#define	_SDIO_SDMASYSADDR_SDMASYSADDRARG_SHIFT 0

#define	_SDIO_SLOTINTSTAT_INTSLOT0_DEFAULT 0x00000000UL

#define	_SDIO_SLOTINTSTAT_INTSLOT0_MASK 0x1UL

#define	_SDIO_SLOTINTSTAT_INTSLOT0_SHIFT 0

#define	_SDIO_SLOTINTSTAT_MASK 0xFFFF0001UL

#define	_SDIO_SLOTINTSTAT_RESETVALUE 0x10020000UL

#define	_SDIO_SLOTINTSTAT_SPECVERNUM_DEFAULT 0x00000002UL

#define	_SDIO_SLOTINTSTAT_SPECVERNUM_MASK 0xFF0000UL

#define	_SDIO_SLOTINTSTAT_SPECVERNUM_SHIFT 16

#define	_SDIO_SLOTINTSTAT_VENDVERNUM_DEFAULT 0x00000010UL

#define	_SDIO_SLOTINTSTAT_VENDVERNUM_MASK 0xFF000000UL

#define	_SDIO_SLOTINTSTAT_VENDVERNUM_SHIFT 24

#define	_SDIO_TFRMODE_AUTOCMDEN_ACMD12EN 0x00000001UL

#define	_SDIO_TFRMODE_AUTOCMDEN_ACMD23EN 0x00000002UL

#define	_SDIO_TFRMODE_AUTOCMDEN_ACMDDISABLED 0x00000000UL

#define	_SDIO_TFRMODE_AUTOCMDEN_DEFAULT 0x00000000UL

#define	_SDIO_TFRMODE_AUTOCMDEN_MASK 0xCUL

#define	_SDIO_TFRMODE_AUTOCMDEN_SHIFT 2

#define	_SDIO_TFRMODE_BLKCNTEN_DEFAULT 0x00000000UL

#define	_SDIO_TFRMODE_BLKCNTEN_DISABLE 0x00000000UL

#define	_SDIO_TFRMODE_BLKCNTEN_ENABLE 0x00000001UL

#define	_SDIO_TFRMODE_BLKCNTEN_MASK 0x2UL

#define	_SDIO_TFRMODE_BLKCNTEN_SHIFT 1

#define	_SDIO_TFRMODE_CMDCRCCHKEN_DEFAULT 0x00000000UL

#define	_SDIO_TFRMODE_CMDCRCCHKEN_DISABLE 0x00000000UL

#define	_SDIO_TFRMODE_CMDCRCCHKEN_ENABLE 0x00000001UL

#define	_SDIO_TFRMODE_CMDCRCCHKEN_MASK 0x80000UL

#define	_SDIO_TFRMODE_CMDCRCCHKEN_SHIFT 19

#define	_SDIO_TFRMODE_CMDINDEX_DEFAULT 0x00000000UL

#define	_SDIO_TFRMODE_CMDINDEX_MASK 0x3F000000UL

#define	_SDIO_TFRMODE_CMDINDEX_SHIFT 24

#define	_SDIO_TFRMODE_CMDINDXCHKEN_DEFAULT 0x00000000UL

#define	_SDIO_TFRMODE_CMDINDXCHKEN_DISABLE 0x00000000UL

#define	_SDIO_TFRMODE_CMDINDXCHKEN_ENABLE 0x00000001UL

#define	_SDIO_TFRMODE_CMDINDXCHKEN_MASK 0x100000UL

#define	_SDIO_TFRMODE_CMDINDXCHKEN_SHIFT 20

#define	_SDIO_TFRMODE_CMDTYPE_ABORT 0x00000003UL

#define	_SDIO_TFRMODE_CMDTYPE_DEFAULT 0x00000000UL

#define	_SDIO_TFRMODE_CMDTYPE_MASK 0xC00000UL

#define	_SDIO_TFRMODE_CMDTYPE_NORMAL 0x00000000UL

#define	_SDIO_TFRMODE_CMDTYPE_RESUME 0x00000002UL

#define	_SDIO_TFRMODE_CMDTYPE_SHIFT 22

#define	_SDIO_TFRMODE_CMDTYPE_SUSPEND 0x00000001UL

#define	_SDIO_TFRMODE_DATDIRSEL_DEFAULT 0x00000000UL

#define	_SDIO_TFRMODE_DATDIRSEL_DISABLE 0x00000000UL

#define	_SDIO_TFRMODE_DATDIRSEL_ENABLE 0x00000001UL

#define	_SDIO_TFRMODE_DATDIRSEL_MASK 0x10UL

#define	_SDIO_TFRMODE_DATDIRSEL_SHIFT 4

#define	_SDIO_TFRMODE_DATPRESSEL_DATA 0x00000001UL

#define	_SDIO_TFRMODE_DATPRESSEL_DEFAULT 0x00000000UL

#define	_SDIO_TFRMODE_DATPRESSEL_MASK 0x200000UL

#define	_SDIO_TFRMODE_DATPRESSEL_NODATA 0x00000000UL

#define	_SDIO_TFRMODE_DATPRESSEL_SHIFT 21

#define	_SDIO_TFRMODE_DMAEN_DEFAULT 0x00000000UL

#define	_SDIO_TFRMODE_DMAEN_DISABLE 0x00000000UL

#define	_SDIO_TFRMODE_DMAEN_ENABLE 0x00000001UL

#define	_SDIO_TFRMODE_DMAEN_MASK 0x1UL

#define	_SDIO_TFRMODE_DMAEN_SHIFT 0

#define	_SDIO_TFRMODE_MASK 0x3FFB003FUL

#define	_SDIO_TFRMODE_MULTSINGBLKSEL_DEFAULT 0x00000000UL

#define	_SDIO_TFRMODE_MULTSINGBLKSEL_MASK 0x20UL

#define	_SDIO_TFRMODE_MULTSINGBLKSEL_MULTIBLK 0x00000001UL

#define	_SDIO_TFRMODE_MULTSINGBLKSEL_SHIFT 5

#define	_SDIO_TFRMODE_MULTSINGBLKSEL_SINGLEBLK 0x00000000UL

#define	_SDIO_TFRMODE_RESETVALUE 0x00000000UL

#define	_SDIO_TFRMODE_RESPTYPESEL_BUSYAFTRESP 0x00000003UL

#define	_SDIO_TFRMODE_RESPTYPESEL_DEFAULT 0x00000000UL

#define	_SDIO_TFRMODE_RESPTYPESEL_MASK 0x30000UL

#define	_SDIO_TFRMODE_RESPTYPESEL_NORESP 0x00000000UL

#define	_SDIO_TFRMODE_RESPTYPESEL_RESP136 0x00000001UL

#define	_SDIO_TFRMODE_RESPTYPESEL_RESP48 0x00000002UL

#define	_SDIO_TFRMODE_RESPTYPESEL_SHIFT 16

#define	SDIO_AC12ERRSTAT_AC12CRCERR (0x1UL << 2)

#define	SDIO_AC12ERRSTAT_AC12CRCERR_DEFAULT ( _SDIO_AC12ERRSTAT_AC12CRCERR_DEFAULT << 2)

#define	SDIO_AC12ERRSTAT_AC12ENDBITERR (0x1UL << 3)

#define	SDIO_AC12ERRSTAT_AC12ENDBITERR_DEFAULT ( _SDIO_AC12ERRSTAT_AC12ENDBITERR_DEFAULT << 3)

#define	SDIO_AC12ERRSTAT_AC12INDEXERR (0x1UL << 4)

#define	SDIO_AC12ERRSTAT_AC12INDEXERR_DEFAULT ( _SDIO_AC12ERRSTAT_AC12INDEXERR_DEFAULT << 4)

#define	SDIO_AC12ERRSTAT_AC12NOTEXE (0x1UL << 0)

#define	SDIO_AC12ERRSTAT_AC12NOTEXE_DEFAULT ( _SDIO_AC12ERRSTAT_AC12NOTEXE_DEFAULT << 0)

#define	SDIO_AC12ERRSTAT_AC12TOE (0x1UL << 1)

#define	SDIO_AC12ERRSTAT_AC12TOE_DEFAULT ( _SDIO_AC12ERRSTAT_AC12TOE_DEFAULT << 1)

#define	SDIO_AC12ERRSTAT_ASYNCINTEN (0x1UL << 30)

#define	SDIO_AC12ERRSTAT_ASYNCINTEN_DEFAULT ( _SDIO_AC12ERRSTAT_ASYNCINTEN_DEFAULT << 30)

#define	SDIO_AC12ERRSTAT_CNIBAC12ERR (0x1UL << 7)

#define	SDIO_AC12ERRSTAT_CNIBAC12ERR_DEFAULT ( _SDIO_AC12ERRSTAT_CNIBAC12ERR_DEFAULT << 7)

#define	SDIO_AC12ERRSTAT_DRVSTNSEL_DEFAULT ( _SDIO_AC12ERRSTAT_DRVSTNSEL_DEFAULT << 20)

#define	SDIO_AC12ERRSTAT_DRVSTNSEL_TYPEA ( _SDIO_AC12ERRSTAT_DRVSTNSEL_TYPEA << 20)

#define	SDIO_AC12ERRSTAT_DRVSTNSEL_TYPEB ( _SDIO_AC12ERRSTAT_DRVSTNSEL_TYPEB << 20)

#define	SDIO_AC12ERRSTAT_DRVSTNSEL_TYPEC ( _SDIO_AC12ERRSTAT_DRVSTNSEL_TYPEC << 20)

#define	SDIO_AC12ERRSTAT_DRVSTNSEL_TYPED ( _SDIO_AC12ERRSTAT_DRVSTNSEL_TYPED << 20)

#define	SDIO_AC12ERRSTAT_EXETUNING (0x1UL << 22)

#define	SDIO_AC12ERRSTAT_EXETUNING_DEFAULT ( _SDIO_AC12ERRSTAT_EXETUNING_DEFAULT << 22)

#define	SDIO_AC12ERRSTAT_PRSTVALEN (0x1UL << 31)

#define	SDIO_AC12ERRSTAT_PRSTVALEN_DEFAULT ( _SDIO_AC12ERRSTAT_PRSTVALEN_DEFAULT << 31)

#define	SDIO_AC12ERRSTAT_SAMPCLKSEL (0x1UL << 23)

#define	SDIO_AC12ERRSTAT_SAMPCLKSEL_DEFAULT ( _SDIO_AC12ERRSTAT_SAMPCLKSEL_DEFAULT << 23)

#define	SDIO_AC12ERRSTAT_SIGEN1P8V (0x1UL << 19)

#define	SDIO_AC12ERRSTAT_SIGEN1P8V_DEFAULT ( _SDIO_AC12ERRSTAT_SIGEN1P8V_DEFAULT << 19)

#define	SDIO_AC12ERRSTAT_UHSMODESEL_DDR50 ( _SDIO_AC12ERRSTAT_UHSMODESEL_DDR50 << 16)

#define	SDIO_AC12ERRSTAT_UHSMODESEL_DEFAULT ( _SDIO_AC12ERRSTAT_UHSMODESEL_DEFAULT << 16)

#define	SDIO_AC12ERRSTAT_UHSMODESEL_SDR104 ( _SDIO_AC12ERRSTAT_UHSMODESEL_SDR104 << 16)

#define	SDIO_AC12ERRSTAT_UHSMODESEL_SDR12 ( _SDIO_AC12ERRSTAT_UHSMODESEL_SDR12 << 16)

#define	SDIO_AC12ERRSTAT_UHSMODESEL_SDR25 ( _SDIO_AC12ERRSTAT_UHSMODESEL_SDR25 << 16)

#define	SDIO_AC12ERRSTAT_UHSMODESEL_SDR50 ( _SDIO_AC12ERRSTAT_UHSMODESEL_SDR50 << 16)

#define	SDIO_ADMAES_ADMAES_DEFAULT ( _SDIO_ADMAES_ADMAES_DEFAULT << 0)

#define	SDIO_ADMAES_ADMALME (0x1UL << 2)

#define	SDIO_ADMAES_ADMALME_DEFAULT ( _SDIO_ADMAES_ADMALME_DEFAULT << 2)

#define	SDIO_ADSADDR_ADSADDR_DEFAULT ( _SDIO_ADSADDR_ADSADDR_DEFAULT << 0)

#define	SDIO_BLKSIZE_BLKSCNTFORCURRTFR_DEFAULT ( _SDIO_BLKSIZE_BLKSCNTFORCURRTFR_DEFAULT << 16)

#define	SDIO_BLKSIZE_BLKSCNTFORCURRTFR_STOPCNT ( _SDIO_BLKSIZE_BLKSCNTFORCURRTFR_STOPCNT << 16)

#define	SDIO_BLKSIZE_HSTSDMABUFSIZE_DEFAULT ( _SDIO_BLKSIZE_HSTSDMABUFSIZE_DEFAULT << 12)

#define	SDIO_BLKSIZE_HSTSDMABUFSIZE_SIZE128 ( _SDIO_BLKSIZE_HSTSDMABUFSIZE_SIZE128 << 12)

#define	SDIO_BLKSIZE_HSTSDMABUFSIZE_SIZE16 ( _SDIO_BLKSIZE_HSTSDMABUFSIZE_SIZE16 << 12)

#define	SDIO_BLKSIZE_HSTSDMABUFSIZE_SIZE256 ( _SDIO_BLKSIZE_HSTSDMABUFSIZE_SIZE256 << 12)

#define	SDIO_BLKSIZE_HSTSDMABUFSIZE_SIZE32 ( _SDIO_BLKSIZE_HSTSDMABUFSIZE_SIZE32 << 12)

#define	SDIO_BLKSIZE_HSTSDMABUFSIZE_SIZE4 ( _SDIO_BLKSIZE_HSTSDMABUFSIZE_SIZE4 << 12)

#define	SDIO_BLKSIZE_HSTSDMABUFSIZE_SIZE512 ( _SDIO_BLKSIZE_HSTSDMABUFSIZE_SIZE512 << 12)

#define	SDIO_BLKSIZE_HSTSDMABUFSIZE_SIZE64 ( _SDIO_BLKSIZE_HSTSDMABUFSIZE_SIZE64 << 12)

#define	SDIO_BLKSIZE_HSTSDMABUFSIZE_SIZE8 ( _SDIO_BLKSIZE_HSTSDMABUFSIZE_SIZE8 << 12)

#define	SDIO_BLKSIZE_TFRBLKSIZE_DEFAULT ( _SDIO_BLKSIZE_TFRBLKSIZE_DEFAULT << 0)

#define	SDIO_BLKSIZE_TFRBLKSIZE_NOXFER ( _SDIO_BLKSIZE_TFRBLKSIZE_NOXFER << 0)

#define	SDIO_BOOTTOCTRL_BOOTDATTOCNT_DEFAULT ( _SDIO_BOOTTOCTRL_BOOTDATTOCNT_DEFAULT << 0)

#define	SDIO_BUFDATPORT_BUFDAT_DEFAULT ( _SDIO_BUFDATPORT_BUFDAT_DEFAULT << 0)

#define	SDIO_CAPAB0_ADMA2SUP (0x1UL << 19)

#define	SDIO_CAPAB0_ADMA2SUP_DEFAULT ( _SDIO_CAPAB0_ADMA2SUP_DEFAULT << 19)

#define	SDIO_CAPAB0_ASYNCINTSUP (0x1UL << 29)

#define	SDIO_CAPAB0_ASYNCINTSUP_DEFAULT ( _SDIO_CAPAB0_ASYNCINTSUP_DEFAULT << 29)

#define	SDIO_CAPAB0_BASECLKFREQSD_DEFAULT ( _SDIO_CAPAB0_BASECLKFREQSD_DEFAULT << 8)

#define	SDIO_CAPAB0_EXTMEDIABUSSUP (0x1UL << 18)

#define	SDIO_CAPAB0_EXTMEDIABUSSUP_DEFAULT ( _SDIO_CAPAB0_EXTMEDIABUSSUP_DEFAULT << 18)

#define	SDIO_CAPAB0_HSSUP (0x1UL << 21)

#define	SDIO_CAPAB0_HSSUP_DEFAULT ( _SDIO_CAPAB0_HSSUP_DEFAULT << 21)

#define	SDIO_CAPAB0_IFSLOTTYPE_DEFAULT ( _SDIO_CAPAB0_IFSLOTTYPE_DEFAULT << 30)

#define	SDIO_CAPAB0_IFSLOTTYPE_EMBEDDED ( _SDIO_CAPAB0_IFSLOTTYPE_EMBEDDED << 30)

#define	SDIO_CAPAB0_IFSLOTTYPE_REMOVABLE ( _SDIO_CAPAB0_IFSLOTTYPE_REMOVABLE << 30)

#define	SDIO_CAPAB0_IFSLOTTYPE_SHARED ( _SDIO_CAPAB0_IFSLOTTYPE_SHARED << 30)

#define	SDIO_CAPAB0_MAXBLOCKLEN_DEFAULT ( _SDIO_CAPAB0_MAXBLOCKLEN_DEFAULT << 16)

#define	SDIO_CAPAB0_SDMASUP (0x1UL << 22)

#define	SDIO_CAPAB0_SDMASUP_DEFAULT ( _SDIO_CAPAB0_SDMASUP_DEFAULT << 22)

#define	SDIO_CAPAB0_SUSRESSUP (0x1UL << 23)

#define	SDIO_CAPAB0_SUSRESSUP_DEFAULT ( _SDIO_CAPAB0_SUSRESSUP_DEFAULT << 23)

#define	SDIO_CAPAB0_SYSBUS64BSUP (0x1UL << 28)

#define	SDIO_CAPAB0_SYSBUS64BSUP_DEFAULT ( _SDIO_CAPAB0_SYSBUS64BSUP_DEFAULT << 28)

#define	SDIO_CAPAB0_TMOUTCLKFREQ_DEFAULT ( _SDIO_CAPAB0_TMOUTCLKFREQ_DEFAULT << 0)

#define	SDIO_CAPAB0_TMOUTCLKUNIT (0x1UL << 7)

#define	SDIO_CAPAB0_TMOUTCLKUNIT_DEFAULT ( _SDIO_CAPAB0_TMOUTCLKUNIT_DEFAULT << 7)

#define	SDIO_CAPAB0_VOLTSUP1P8V (0x1UL << 26)

#define	SDIO_CAPAB0_VOLTSUP1P8V_DEFAULT ( _SDIO_CAPAB0_VOLTSUP1P8V_DEFAULT << 26)

#define	SDIO_CAPAB0_VOLTSUP3P0V (0x1UL << 25)

#define	SDIO_CAPAB0_VOLTSUP3P0V_DEFAULT ( _SDIO_CAPAB0_VOLTSUP3P0V_DEFAULT << 25)

#define	SDIO_CAPAB0_VOLTSUP3P3V (0x1UL << 24)

#define	SDIO_CAPAB0_VOLTSUP3P3V_DEFAULT ( _SDIO_CAPAB0_VOLTSUP3P3V_DEFAULT << 24)

#define	SDIO_CAPAB2_CLOCKKMUL_DEFAULT ( _SDIO_CAPAB2_CLOCKKMUL_DEFAULT << 16)

#define	SDIO_CAPAB2_DDR50SUP (0x1UL << 2)

#define	SDIO_CAPAB2_DDR50SUP_DEFAULT ( _SDIO_CAPAB2_DDR50SUP_DEFAULT << 2)

#define	SDIO_CAPAB2_DRVTYPASUP (0x1UL << 4)

#define	SDIO_CAPAB2_DRVTYPASUP_DEFAULT ( _SDIO_CAPAB2_DRVTYPASUP_DEFAULT << 4)

#define	SDIO_CAPAB2_DRVTYPCSUP (0x1UL << 5)

#define	SDIO_CAPAB2_DRVTYPCSUP_DEFAULT ( _SDIO_CAPAB2_DRVTYPCSUP_DEFAULT << 5)

#define	SDIO_CAPAB2_DRVTYPDSUP (0x1UL << 6)

#define	SDIO_CAPAB2_DRVTYPDSUP_DEFAULT ( _SDIO_CAPAB2_DRVTYPDSUP_DEFAULT << 6)

#define	SDIO_CAPAB2_RETUNEMODES_DEFAULT ( _SDIO_CAPAB2_RETUNEMODES_DEFAULT << 14)

#define	SDIO_CAPAB2_SDR104SUP (0x1UL << 1)

#define	SDIO_CAPAB2_SDR104SUP_DEFAULT ( _SDIO_CAPAB2_SDR104SUP_DEFAULT << 1)

#define	SDIO_CAPAB2_SDR50SUP (0x1UL << 0)

#define	SDIO_CAPAB2_SDR50SUP_DEFAULT ( _SDIO_CAPAB2_SDR50SUP_DEFAULT << 0)

#define	SDIO_CAPAB2_SPIBLOCKMODE (0x1UL << 25)

#define	SDIO_CAPAB2_SPIBLOCKMODE_DEFAULT ( _SDIO_CAPAB2_SPIBLOCKMODE_DEFAULT << 25)

#define	SDIO_CAPAB2_SPIMODE (0x1UL << 24)

#define	SDIO_CAPAB2_SPIMODE_DEFAULT ( _SDIO_CAPAB2_SPIMODE_DEFAULT << 24)

#define	SDIO_CAPAB2_TIMCNTRETUN_DEFAULT ( _SDIO_CAPAB2_TIMCNTRETUN_DEFAULT << 8)

#define	SDIO_CAPAB2_USETUNSDR50 (0x1UL << 13)

#define	SDIO_CAPAB2_USETUNSDR50_DEFAULT ( _SDIO_CAPAB2_USETUNSDR50_DEFAULT << 13)

#define	SDIO_CFG0_BASECLKFREQ_DEFAULT ( _SDIO_CFG0_BASECLKFREQ_DEFAULT << 13)

#define	SDIO_CFG0_C1P8VSUP (0x1UL << 30)

#define	SDIO_CFG0_C1P8VSUP_DEFAULT ( _SDIO_CFG0_C1P8VSUP_DEFAULT << 30)

#define	SDIO_CFG0_C3P0VSUP (0x1UL << 29)

#define	SDIO_CFG0_C3P0VSUP_DEFAULT ( _SDIO_CFG0_C3P0VSUP_DEFAULT << 29)

#define	SDIO_CFG0_C3P3VSUP (0x1UL << 28)

#define	SDIO_CFG0_C3P3VSUP_DEFAULT ( _SDIO_CFG0_C3P3VSUP_DEFAULT << 28)

#define	SDIO_CFG0_C8BITSUP (0x1UL << 23)

#define	SDIO_CFG0_C8BITSUP_DEFAULT ( _SDIO_CFG0_C8BITSUP_DEFAULT << 23)

#define	SDIO_CFG0_CADMA2SUP (0x1UL << 24)

#define	SDIO_CFG0_CADMA2SUP_DEFAULT ( _SDIO_CFG0_CADMA2SUP_DEFAULT << 24)

#define	SDIO_CFG0_CHSSUP (0x1UL << 25)

#define	SDIO_CFG0_CHSSUP_DEFAULT ( _SDIO_CFG0_CHSSUP_DEFAULT << 25)

#define	SDIO_CFG0_CSDMASUP (0x1UL << 26)

#define	SDIO_CFG0_CSDMASUP_DEFAULT ( _SDIO_CFG0_CSDMASUP_DEFAULT << 26)

#define	SDIO_CFG0_CSUSPRESSUP (0x1UL << 27)

#define	SDIO_CFG0_CSUSPRESSUP_DEFAULT ( _SDIO_CFG0_CSUSPRESSUP_DEFAULT << 27)

#define	SDIO_CFG0_MAXBLKLEN_1024B ( _SDIO_CFG0_MAXBLKLEN_1024B << 21)

#define	SDIO_CFG0_MAXBLKLEN_2048B ( _SDIO_CFG0_MAXBLKLEN_2048B << 21)

#define	SDIO_CFG0_MAXBLKLEN_512B ( _SDIO_CFG0_MAXBLKLEN_512B << 21)

#define	SDIO_CFG0_MAXBLKLEN_DEFAULT ( _SDIO_CFG0_MAXBLKLEN_DEFAULT << 21)

#define	SDIO_CFG0_TOUTCLKFREQ_DEFAULT ( _SDIO_CFG0_TOUTCLKFREQ_DEFAULT << 6)

#define	SDIO_CFG0_TOUTCLKUNIT (0x1UL << 12)

#define	SDIO_CFG0_TOUTCLKUNIT_DEFAULT ( _SDIO_CFG0_TOUTCLKUNIT_DEFAULT << 12)

#define	SDIO_CFG0_TUNINGCNT_DEFAULT ( _SDIO_CFG0_TUNINGCNT_DEFAULT << 0)

#define	SDIO_CFG1_ASYNCINTRSUP (0x1UL << 0)

#define	SDIO_CFG1_ASYNCINTRSUP_DEFAULT ( _SDIO_CFG1_ASYNCINTRSUP_DEFAULT << 0)

#define	SDIO_CFG1_ASYNCWKUPEN (0x1UL << 18)

#define	SDIO_CFG1_ASYNCWKUPEN_DEFAULT ( _SDIO_CFG1_ASYNCWKUPEN_DEFAULT << 18)

#define	SDIO_CFG1_CDDR50SUP (0x1UL << 5)

#define	SDIO_CFG1_CDDR50SUP_DEFAULT ( _SDIO_CFG1_CDDR50SUP_DEFAULT << 5)

#define	SDIO_CFG1_CDRVASUP (0x1UL << 6)

#define	SDIO_CFG1_CDRVASUP_DEFAULT ( _SDIO_CFG1_CDRVASUP_DEFAULT << 6)

#define	SDIO_CFG1_CDRVCSUP (0x1UL << 7)

#define	SDIO_CFG1_CDRVCSUP_DEFAULT ( _SDIO_CFG1_CDRVCSUP_DEFAULT << 7)

#define	SDIO_CFG1_CDRVDSUP (0x1UL << 8)

#define	SDIO_CFG1_CDRVDSUP_DEFAULT ( _SDIO_CFG1_CDRVDSUP_DEFAULT << 8)

#define	SDIO_CFG1_CSDR104SUP (0x1UL << 4)

#define	SDIO_CFG1_CSDR104SUP_DEFAULT ( _SDIO_CFG1_CSDR104SUP_DEFAULT << 4)

#define	SDIO_CFG1_CSDR50SUP (0x1UL << 3)

#define	SDIO_CFG1_CSDR50SUP_DEFAULT ( _SDIO_CFG1_CSDR50SUP_DEFAULT << 3)

#define	SDIO_CFG1_RETUNMODES_DEFAULT ( _SDIO_CFG1_RETUNMODES_DEFAULT << 14)

#define	SDIO_CFG1_RETUNTMRCTL_DEFAULT ( _SDIO_CFG1_RETUNTMRCTL_DEFAULT << 9)

#define	SDIO_CFG1_SLOTTYPE_DEFAULT ( _SDIO_CFG1_SLOTTYPE_DEFAULT << 1)

#define	SDIO_CFG1_SLOTTYPE_EMSDSLOT ( _SDIO_CFG1_SLOTTYPE_EMSDSLOT << 1)

#define	SDIO_CFG1_SLOTTYPE_RMSDSLOT ( _SDIO_CFG1_SLOTTYPE_RMSDSLOT << 1)

#define	SDIO_CFG1_SLOTTYPE_SHBUSSLOT ( _SDIO_CFG1_SLOTTYPE_SHBUSSLOT << 1)

#define	SDIO_CFG1_SPISUP (0x1UL << 16)

#define	SDIO_CFG1_SPISUP_DEFAULT ( _SDIO_CFG1_SPISUP_DEFAULT << 16)

#define	SDIO_CFG1_TUNSDR50 (0x1UL << 13)

#define	SDIO_CFG1_TUNSDR50_DEFAULT ( _SDIO_CFG1_TUNSDR50_DEFAULT << 13)

#define	SDIO_CFGPRESETVAL0_DSPCLKGENEN (0x1UL << 26)

#define	SDIO_CFGPRESETVAL0_DSPCLKGENEN_DEFAULT ( _SDIO_CFGPRESETVAL0_DSPCLKGENEN_DEFAULT << 26)

#define	SDIO_CFGPRESETVAL0_DSPDRVST_DEFAULT ( _SDIO_CFGPRESETVAL0_DSPDRVST_DEFAULT << 27)

#define	SDIO_CFGPRESETVAL0_DSPSDCLKFREQ_DEFAULT ( _SDIO_CFGPRESETVAL0_DSPSDCLKFREQ_DEFAULT << 16)

#define	SDIO_CFGPRESETVAL0_INITCLKGENEN (0x1UL << 10)

#define	SDIO_CFGPRESETVAL0_INITCLKGENEN_DEFAULT ( _SDIO_CFGPRESETVAL0_INITCLKGENEN_DEFAULT << 10)

#define	SDIO_CFGPRESETVAL0_INITDRVST_DEFAULT ( _SDIO_CFGPRESETVAL0_INITDRVST_DEFAULT << 11)

#define	SDIO_CFGPRESETVAL0_INITSDCLKFREQ_DEFAULT ( _SDIO_CFGPRESETVAL0_INITSDCLKFREQ_DEFAULT << 0)

#define	SDIO_CFGPRESETVAL1_HSPCLKGENEN (0x1UL << 10)

#define	SDIO_CFGPRESETVAL1_HSPCLKGENEN_DEFAULT ( _SDIO_CFGPRESETVAL1_HSPCLKGENEN_DEFAULT << 10)

#define	SDIO_CFGPRESETVAL1_HSPDRVST_DEFAULT ( _SDIO_CFGPRESETVAL1_HSPDRVST_DEFAULT << 11)

#define	SDIO_CFGPRESETVAL1_HSPSDCLKFREQ_DEFAULT ( _SDIO_CFGPRESETVAL1_HSPSDCLKFREQ_DEFAULT << 0)

#define	SDIO_CFGPRESETVAL1_SDR12CLKGENEN (0x1UL << 26)

#define	SDIO_CFGPRESETVAL1_SDR12CLKGENEN_DEFAULT ( _SDIO_CFGPRESETVAL1_SDR12CLKGENEN_DEFAULT << 26)

#define	SDIO_CFGPRESETVAL1_SDR12DRVST_DEFAULT ( _SDIO_CFGPRESETVAL1_SDR12DRVST_DEFAULT << 27)

#define	SDIO_CFGPRESETVAL1_SDR12SDCLKFREQ_DEFAULT ( _SDIO_CFGPRESETVAL1_SDR12SDCLKFREQ_DEFAULT << 16)

#define	SDIO_CFGPRESETVAL2_SDR25CLKGENEN (0x1UL << 10)

#define	SDIO_CFGPRESETVAL2_SDR25CLKGENEN_DEFAULT ( _SDIO_CFGPRESETVAL2_SDR25CLKGENEN_DEFAULT << 10)

#define	SDIO_CFGPRESETVAL2_SDR25DRVST_DEFAULT ( _SDIO_CFGPRESETVAL2_SDR25DRVST_DEFAULT << 11)

#define	SDIO_CFGPRESETVAL2_SDR25SDCLKFREQ_DEFAULT ( _SDIO_CFGPRESETVAL2_SDR25SDCLKFREQ_DEFAULT << 0)

#define	SDIO_CFGPRESETVAL2_SDR50CLKGENEN (0x1UL << 26)

#define	SDIO_CFGPRESETVAL2_SDR50CLKGENEN_DEFAULT ( _SDIO_CFGPRESETVAL2_SDR50CLKGENEN_DEFAULT << 26)

#define	SDIO_CFGPRESETVAL2_SDR50DRVST_DEFAULT ( _SDIO_CFGPRESETVAL2_SDR50DRVST_DEFAULT << 27)

#define	SDIO_CFGPRESETVAL2_SDR50SDCLKFREQ_DEFAULT ( _SDIO_CFGPRESETVAL2_SDR50SDCLKFREQ_DEFAULT << 16)

#define	SDIO_CFGPRESETVAL3_DDR50CLKGENEN (0x1UL << 26)

#define	SDIO_CFGPRESETVAL3_DDR50CLKGENEN_DEFAULT ( _SDIO_CFGPRESETVAL3_DDR50CLKGENEN_DEFAULT << 26)

#define	SDIO_CFGPRESETVAL3_DDR50DRVST_DEFAULT ( _SDIO_CFGPRESETVAL3_DDR50DRVST_DEFAULT << 27)

#define	SDIO_CFGPRESETVAL3_DDR50SDCLKFREQ_DEFAULT ( _SDIO_CFGPRESETVAL3_DDR50SDCLKFREQ_DEFAULT << 16)

#define	SDIO_CFGPRESETVAL3_SDR104CLKGENEN (0x1UL << 10)

#define	SDIO_CFGPRESETVAL3_SDR104CLKGENEN_DEFAULT ( _SDIO_CFGPRESETVAL3_SDR104CLKGENEN_DEFAULT << 10)

#define	SDIO_CFGPRESETVAL3_SDR104DRVST_DEFAULT ( _SDIO_CFGPRESETVAL3_SDR104DRVST_DEFAULT << 11)

#define	SDIO_CFGPRESETVAL3_SDR104SDCLKFREQ_DEFAULT ( _SDIO_CFGPRESETVAL3_SDR104SDCLKFREQ_DEFAULT << 0)

#define	SDIO_CLOCKCTRL_CLKGENSEL (0x1UL << 5)

#define	SDIO_CLOCKCTRL_CLKGENSEL_DEFAULT ( _SDIO_CLOCKCTRL_CLKGENSEL_DEFAULT << 5)

#define	SDIO_CLOCKCTRL_DATTOUTCNTVAL_DEFAULT ( _SDIO_CLOCKCTRL_DATTOUTCNTVAL_DEFAULT << 16)

#define	SDIO_CLOCKCTRL_INTCLKEN (0x1UL << 0)

#define	SDIO_CLOCKCTRL_INTCLKEN_DEFAULT ( _SDIO_CLOCKCTRL_INTCLKEN_DEFAULT << 0)

#define	SDIO_CLOCKCTRL_INTCLKSTABLE (0x1UL << 1)

#define	SDIO_CLOCKCTRL_INTCLKSTABLE_DEFAULT ( _SDIO_CLOCKCTRL_INTCLKSTABLE_DEFAULT << 1)

#define	SDIO_CLOCKCTRL_SDCLKEN (0x1UL << 2)

#define	SDIO_CLOCKCTRL_SDCLKEN_DEFAULT ( _SDIO_CLOCKCTRL_SDCLKEN_DEFAULT << 2)

#define	SDIO_CLOCKCTRL_SDCLKFREQSEL_DEFAULT ( _SDIO_CLOCKCTRL_SDCLKFREQSEL_DEFAULT << 8)

#define	SDIO_CLOCKCTRL_SDCLKFREQSEL_NODIVISION ( _SDIO_CLOCKCTRL_SDCLKFREQSEL_NODIVISION << 8)

#define	SDIO_CLOCKCTRL_SFTRSTA (0x1UL << 24)

#define	SDIO_CLOCKCTRL_SFTRSTA_DEFAULT ( _SDIO_CLOCKCTRL_SFTRSTA_DEFAULT << 24)

#define	SDIO_CLOCKCTRL_SFTRSTCMD (0x1UL << 25)

#define	SDIO_CLOCKCTRL_SFTRSTCMD_DEFAULT ( _SDIO_CLOCKCTRL_SFTRSTCMD_DEFAULT << 25)

#define	SDIO_CLOCKCTRL_SFTRSTDAT (0x1UL << 26)

#define	SDIO_CLOCKCTRL_SFTRSTDAT_DEFAULT ( _SDIO_CLOCKCTRL_SFTRSTDAT_DEFAULT << 26)

#define	SDIO_CLOCKCTRL_UPPSDCLKFRE_DEFAULT ( _SDIO_CLOCKCTRL_UPPSDCLKFRE_DEFAULT << 6)

#define	SDIO_CMDARG1_CMDARG1_DEFAULT ( _SDIO_CMDARG1_CMDARG1_DEFAULT << 0)

#define	SDIO_CTRL_ITAPCHGWIN (0x1UL << 6)

#define	SDIO_CTRL_ITAPCHGWIN_DEFAULT ( _SDIO_CTRL_ITAPCHGWIN_DEFAULT << 6)

#define	SDIO_CTRL_ITAPDLYEN (0x1UL << 0)

#define	SDIO_CTRL_ITAPDLYEN_DEFAULT ( _SDIO_CTRL_ITAPDLYEN_DEFAULT << 0)

#define	SDIO_CTRL_ITAPDLYSEL_DEFAULT ( _SDIO_CTRL_ITAPDLYSEL_DEFAULT << 1)

#define	SDIO_CTRL_OTAPDLYEN (0x1UL << 7)

#define	SDIO_CTRL_OTAPDLYEN_DEFAULT ( _SDIO_CTRL_OTAPDLYEN_DEFAULT << 7)

#define	SDIO_CTRL_OTAPDLYSEL_DEFAULT ( _SDIO_CTRL_OTAPDLYSEL_DEFAULT << 8)

#define	SDIO_CTRL_TXDLYMUXSEL_DEFAULT ( _SDIO_CTRL_TXDLYMUXSEL_DEFAULT << 16)

#define	SDIO_FEVTERRSTAT_AC12CRCE (0x1UL << 2)

#define	SDIO_FEVTERRSTAT_AC12CRCE_DEFAULT ( _SDIO_FEVTERRSTAT_AC12CRCE_DEFAULT << 2)

#define	SDIO_FEVTERRSTAT_AC12E (0x1UL << 24)

#define	SDIO_FEVTERRSTAT_AC12E_DEFAULT ( _SDIO_FEVTERRSTAT_AC12E_DEFAULT << 24)

#define	SDIO_FEVTERRSTAT_AC12EBE (0x1UL << 3)

#define	SDIO_FEVTERRSTAT_AC12EBE_DEFAULT ( _SDIO_FEVTERRSTAT_AC12EBE_DEFAULT << 3)

#define	SDIO_FEVTERRSTAT_AC12INDXE (0x1UL << 4)

#define	SDIO_FEVTERRSTAT_AC12INDXE_DEFAULT ( _SDIO_FEVTERRSTAT_AC12INDXE_DEFAULT << 4)

#define	SDIO_FEVTERRSTAT_AC12NEX (0x1UL << 0)

#define	SDIO_FEVTERRSTAT_AC12NEX_DEFAULT ( _SDIO_FEVTERRSTAT_AC12NEX_DEFAULT << 0)

#define	SDIO_FEVTERRSTAT_AC12TOE (0x1UL << 1)

#define	SDIO_FEVTERRSTAT_AC12TOE_DEFAULT ( _SDIO_FEVTERRSTAT_AC12TOE_DEFAULT << 1)

#define	SDIO_FEVTERRSTAT_ADMAE (0x1UL << 25)

#define	SDIO_FEVTERRSTAT_ADMAE_DEFAULT ( _SDIO_FEVTERRSTAT_ADMAE_DEFAULT << 25)

#define	SDIO_FEVTERRSTAT_CMDCRCE (0x1UL << 17)

#define	SDIO_FEVTERRSTAT_CMDCRCE_DEFAULT ( _SDIO_FEVTERRSTAT_CMDCRCE_DEFAULT << 17)

#define	SDIO_FEVTERRSTAT_CMDEBE (0x1UL << 18)

#define	SDIO_FEVTERRSTAT_CMDEBE_DEFAULT ( _SDIO_FEVTERRSTAT_CMDEBE_DEFAULT << 18)

#define	SDIO_FEVTERRSTAT_CMDINDXE (0x1UL << 19)

#define	SDIO_FEVTERRSTAT_CMDINDXE_DEFAULT ( _SDIO_FEVTERRSTAT_CMDINDXE_DEFAULT << 19)

#define	SDIO_FEVTERRSTAT_CMDTOE (0x1UL << 16)

#define	SDIO_FEVTERRSTAT_CMDTOE_DEFAULT ( _SDIO_FEVTERRSTAT_CMDTOE_DEFAULT << 16)

#define	SDIO_FEVTERRSTAT_CNIBAC12E (0x1UL << 7)

#define	SDIO_FEVTERRSTAT_CNIBAC12E_DEFAULT ( _SDIO_FEVTERRSTAT_CNIBAC12E_DEFAULT << 7)

#define	SDIO_FEVTERRSTAT_CURLIMITE (0x1UL << 23)

#define	SDIO_FEVTERRSTAT_CURLIMITE_DEFAULT ( _SDIO_FEVTERRSTAT_CURLIMITE_DEFAULT << 23)

#define	SDIO_FEVTERRSTAT_DATCRCE (0x1UL << 21)

#define	SDIO_FEVTERRSTAT_DATCRCE_DEFAULT ( _SDIO_FEVTERRSTAT_DATCRCE_DEFAULT << 21)

#define	SDIO_FEVTERRSTAT_DATEBE (0x1UL << 22)

#define	SDIO_FEVTERRSTAT_DATEBE_DEFAULT ( _SDIO_FEVTERRSTAT_DATEBE_DEFAULT << 22)

#define	SDIO_FEVTERRSTAT_DATTOE (0x1UL << 20)

#define	SDIO_FEVTERRSTAT_DATTOE_DEFAULT ( _SDIO_FEVTERRSTAT_DATTOE_DEFAULT << 20)

#define	SDIO_FEVTERRSTAT_TUNINGE (0x1UL << 26)

#define	SDIO_FEVTERRSTAT_TUNINGE_DEFAULT ( _SDIO_FEVTERRSTAT_TUNINGE_DEFAULT << 26)

#define	SDIO_FEVTERRSTAT_VENSPECE_DEFAULT ( _SDIO_FEVTERRSTAT_VENSPECE_DEFAULT << 28)

#define	SDIO_HOSTCTRL1_ALTBOOTEN (0x1UL << 22)

#define	SDIO_HOSTCTRL1_ALTBOOTEN_DEFAULT ( _SDIO_HOSTCTRL1_ALTBOOTEN_DEFAULT << 22)

#define	SDIO_HOSTCTRL1_BOOTACKCHK (0x1UL << 23)

#define	SDIO_HOSTCTRL1_BOOTACKCHK_DEFAULT ( _SDIO_HOSTCTRL1_BOOTACKCHK_DEFAULT << 23)

#define	SDIO_HOSTCTRL1_BOOTEN (0x1UL << 21)

#define	SDIO_HOSTCTRL1_BOOTEN_DEFAULT ( _SDIO_HOSTCTRL1_BOOTEN_DEFAULT << 21)

#define	SDIO_HOSTCTRL1_CDSIGDET (0x1UL << 7)

#define	SDIO_HOSTCTRL1_CDSIGDET_DEFAULT ( _SDIO_HOSTCTRL1_CDSIGDET_DEFAULT << 7)

#define	SDIO_HOSTCTRL1_CDSIGDET_SDCD ( _SDIO_HOSTCTRL1_CDSIGDET_SDCD << 7)

#define	SDIO_HOSTCTRL1_CDSIGDET_TSTLVL ( _SDIO_HOSTCTRL1_CDSIGDET_TSTLVL << 7)

#define	SDIO_HOSTCTRL1_CDTSTLVL (0x1UL << 6)

#define	SDIO_HOSTCTRL1_CDTSTLVL_CARDIN ( _SDIO_HOSTCTRL1_CDTSTLVL_CARDIN << 6)

#define	SDIO_HOSTCTRL1_CDTSTLVL_DEFAULT ( _SDIO_HOSTCTRL1_CDTSTLVL_DEFAULT << 6)

#define	SDIO_HOSTCTRL1_CDTSTLVL_NOCARD ( _SDIO_HOSTCTRL1_CDTSTLVL_NOCARD << 6)

#define	SDIO_HOSTCTRL1_CONTINUEREQ (0x1UL << 17)

#define	SDIO_HOSTCTRL1_CONTINUEREQ_DEFAULT ( _SDIO_HOSTCTRL1_CONTINUEREQ_DEFAULT << 17)

#define	SDIO_HOSTCTRL1_DATTRANWD (0x1UL << 1)

#define	SDIO_HOSTCTRL1_DATTRANWD_DEFAULT ( _SDIO_HOSTCTRL1_DATTRANWD_DEFAULT << 1)

#define	SDIO_HOSTCTRL1_DATTRANWD_SD1 ( _SDIO_HOSTCTRL1_DATTRANWD_SD1 << 1)

#define	SDIO_HOSTCTRL1_DATTRANWD_SD4 ( _SDIO_HOSTCTRL1_DATTRANWD_SD4 << 1)

#define	SDIO_HOSTCTRL1_DMASEL_64BITADMA2 ( _SDIO_HOSTCTRL1_DMASEL_64BITADMA2 << 3)

#define	SDIO_HOSTCTRL1_DMASEL_ADMA1 ( _SDIO_HOSTCTRL1_DMASEL_ADMA1 << 3)

#define	SDIO_HOSTCTRL1_DMASEL_ADMA2 ( _SDIO_HOSTCTRL1_DMASEL_ADMA2 << 3)

#define	SDIO_HOSTCTRL1_DMASEL_DEFAULT ( _SDIO_HOSTCTRL1_DMASEL_DEFAULT << 3)

#define	SDIO_HOSTCTRL1_DMASEL_SDMA ( _SDIO_HOSTCTRL1_DMASEL_SDMA << 3)

#define	SDIO_HOSTCTRL1_EXTDATTRANWD (0x1UL << 5)

#define	SDIO_HOSTCTRL1_EXTDATTRANWD_8BIT ( _SDIO_HOSTCTRL1_EXTDATTRANWD_8BIT << 5)

#define	SDIO_HOSTCTRL1_EXTDATTRANWD_DATXFR ( _SDIO_HOSTCTRL1_EXTDATTRANWD_DATXFR << 5)

#define	SDIO_HOSTCTRL1_EXTDATTRANWD_DEFAULT ( _SDIO_HOSTCTRL1_EXTDATTRANWD_DEFAULT << 5)

#define	SDIO_HOSTCTRL1_HRDRST (0x1UL << 12)

#define	SDIO_HOSTCTRL1_HRDRST_DEFAULT ( _SDIO_HOSTCTRL1_HRDRST_DEFAULT << 12)

#define	SDIO_HOSTCTRL1_HSEN (0x1UL << 2)

#define	SDIO_HOSTCTRL1_HSEN_DEFAULT ( _SDIO_HOSTCTRL1_HSEN_DEFAULT << 2)

#define	SDIO_HOSTCTRL1_HSEN_HS ( _SDIO_HOSTCTRL1_HSEN_HS << 2)

#define	SDIO_HOSTCTRL1_HSEN_NS ( _SDIO_HOSTCTRL1_HSEN_NS << 2)

#define	SDIO_HOSTCTRL1_INTATBLKGAP (0x1UL << 19)

#define	SDIO_HOSTCTRL1_INTATBLKGAP_DEFAULT ( _SDIO_HOSTCTRL1_INTATBLKGAP_DEFAULT << 19)

#define	SDIO_HOSTCTRL1_LEDCTRL (0x1UL << 0)

#define	SDIO_HOSTCTRL1_LEDCTRL_DEFAULT ( _SDIO_HOSTCTRL1_LEDCTRL_DEFAULT << 0)

#define	SDIO_HOSTCTRL1_LEDCTRL_LEDOFF ( _SDIO_HOSTCTRL1_LEDCTRL_LEDOFF << 0)

#define	SDIO_HOSTCTRL1_LEDCTRL_LEDON ( _SDIO_HOSTCTRL1_LEDCTRL_LEDON << 0)

#define	SDIO_HOSTCTRL1_RDWAITCTRL (0x1UL << 18)

#define	SDIO_HOSTCTRL1_RDWAITCTRL_DEFAULT ( _SDIO_HOSTCTRL1_RDWAITCTRL_DEFAULT << 18)

#define	SDIO_HOSTCTRL1_SDBUSPOWER (0x1UL << 8)

#define	SDIO_HOSTCTRL1_SDBUSPOWER_DEFAULT ( _SDIO_HOSTCTRL1_SDBUSPOWER_DEFAULT << 8)

#define	SDIO_HOSTCTRL1_SDBUSVOLTSEL_1P8V ( _SDIO_HOSTCTRL1_SDBUSVOLTSEL_1P8V << 9)

#define	SDIO_HOSTCTRL1_SDBUSVOLTSEL_3P0V ( _SDIO_HOSTCTRL1_SDBUSVOLTSEL_3P0V << 9)

#define	SDIO_HOSTCTRL1_SDBUSVOLTSEL_3P3V ( _SDIO_HOSTCTRL1_SDBUSVOLTSEL_3P3V << 9)

#define	SDIO_HOSTCTRL1_SDBUSVOLTSEL_DEFAULT ( _SDIO_HOSTCTRL1_SDBUSVOLTSEL_DEFAULT << 9)

#define	SDIO_HOSTCTRL1_SPIMODE (0x1UL << 20)

#define	SDIO_HOSTCTRL1_SPIMODE_DEFAULT ( _SDIO_HOSTCTRL1_SPIMODE_DEFAULT << 20)

#define	SDIO_HOSTCTRL1_STOPATBLKGAPREQ (0x1UL << 16)

#define	SDIO_HOSTCTRL1_STOPATBLKGAPREQ_DEFAULT ( _SDIO_HOSTCTRL1_STOPATBLKGAPREQ_DEFAULT << 16)

#define	SDIO_HOSTCTRL1_WKUPEVNTENONCARDINT (0x1UL << 24)

#define	SDIO_HOSTCTRL1_WKUPEVNTENONCARDINT_DEFAULT ( _SDIO_HOSTCTRL1_WKUPEVNTENONCARDINT_DEFAULT << 24)

#define	SDIO_HOSTCTRL1_WKUPEVNTENONCINS (0x1UL << 25)

#define	SDIO_HOSTCTRL1_WKUPEVNTENONCINS_DEFAULT ( _SDIO_HOSTCTRL1_WKUPEVNTENONCINS_DEFAULT << 25)

#define	SDIO_HOSTCTRL1_WKUPEVNTENONCRM (0x1UL << 26)

#define	SDIO_HOSTCTRL1_WKUPEVNTENONCRM_DEFAULT ( _SDIO_HOSTCTRL1_WKUPEVNTENONCRM_DEFAULT << 26)

#define	SDIO_IEN_ADMAERRSEN (0x1UL << 25)

#define	SDIO_IEN_ADMAERRSEN_DEFAULT ( _SDIO_IEN_ADMAERRSEN_DEFAULT << 25)

#define	SDIO_IEN_AUTOCMDERRSEN (0x1UL << 24)

#define	SDIO_IEN_AUTOCMDERRSEN_DEFAULT ( _SDIO_IEN_AUTOCMDERRSEN_DEFAULT << 24)

#define	SDIO_IEN_BLKGAPEVTSEN (0x1UL << 2)

#define	SDIO_IEN_BLKGAPEVTSEN_DEFAULT ( _SDIO_IEN_BLKGAPEVTSEN_DEFAULT << 2)

#define	SDIO_IEN_BOOTACKRCVSEN (0x1UL << 13)

#define	SDIO_IEN_BOOTACKRCVSEN_DEFAULT ( _SDIO_IEN_BOOTACKRCVSEN_DEFAULT << 13)

#define	SDIO_IEN_BOOTTERMINATESEN (0x1UL << 14)

#define	SDIO_IEN_BOOTTERMINATESEN_DEFAULT ( _SDIO_IEN_BOOTTERMINATESEN_DEFAULT << 14)

#define	SDIO_IEN_BUFRDRDYSEN (0x1UL << 5)

#define	SDIO_IEN_BUFRDRDYSEN_DEFAULT ( _SDIO_IEN_BUFRDRDYSEN_DEFAULT << 5)

#define	SDIO_IEN_BUFWRRDYSEN (0x1UL << 4)

#define	SDIO_IEN_BUFWRRDYSEN_DEFAULT ( _SDIO_IEN_BUFWRRDYSEN_DEFAULT << 4)

#define	SDIO_IEN_CARDINSSEN (0x1UL << 6)

#define	SDIO_IEN_CARDINSSEN_DEFAULT ( _SDIO_IEN_CARDINSSEN_DEFAULT << 6)

#define	SDIO_IEN_CARDINTSEN (0x1UL << 8)

#define	SDIO_IEN_CARDINTSEN_DEFAULT ( _SDIO_IEN_CARDINTSEN_DEFAULT << 8)

#define	SDIO_IEN_CARDREMSEN (0x1UL << 7)

#define	SDIO_IEN_CARDREMSEN_DEFAULT ( _SDIO_IEN_CARDREMSEN_DEFAULT << 7)

#define	SDIO_IEN_CMDCOMSEN (0x1UL << 0)

#define	SDIO_IEN_CMDCOMSEN_DEFAULT ( _SDIO_IEN_CMDCOMSEN_DEFAULT << 0)

#define	SDIO_IEN_CMDCRCERRSEN (0x1UL << 17)

#define	SDIO_IEN_CMDCRCERRSEN_DEFAULT ( _SDIO_IEN_CMDCRCERRSEN_DEFAULT << 17)

#define	SDIO_IEN_CMDENDBITERRSEN (0x1UL << 18)

#define	SDIO_IEN_CMDENDBITERRSEN_DEFAULT ( _SDIO_IEN_CMDENDBITERRSEN_DEFAULT << 18)

#define	SDIO_IEN_CMDINDEXERRSEN (0x1UL << 19)

#define	SDIO_IEN_CMDINDEXERRSEN_DEFAULT ( _SDIO_IEN_CMDINDEXERRSEN_DEFAULT << 19)

#define	SDIO_IEN_CMDTOUTERRSEN (0x1UL << 16)

#define	SDIO_IEN_CMDTOUTERRSEN_DEFAULT ( _SDIO_IEN_CMDTOUTERRSEN_DEFAULT << 16)

#define	SDIO_IEN_CURRENTLIMITERRSEN (0x1UL << 23)

#define	SDIO_IEN_CURRENTLIMITERRSEN_DEFAULT ( _SDIO_IEN_CURRENTLIMITERRSEN_DEFAULT << 23)

#define	SDIO_IEN_DATCRCERRSEN (0x1UL << 21)

#define	SDIO_IEN_DATCRCERRSEN_DEFAULT ( _SDIO_IEN_DATCRCERRSEN_DEFAULT << 21)

#define	SDIO_IEN_DATENDBITERRSEN (0x1UL << 22)

#define	SDIO_IEN_DATENDBITERRSEN_DEFAULT ( _SDIO_IEN_DATENDBITERRSEN_DEFAULT << 22)

#define	SDIO_IEN_DATTOUTERRSEN (0x1UL << 20)

#define	SDIO_IEN_DATTOUTERRSEN_DEFAULT ( _SDIO_IEN_DATTOUTERRSEN_DEFAULT << 20)

#define	SDIO_IEN_DMAINTSEN (0x1UL << 3)

#define	SDIO_IEN_DMAINTSEN_DEFAULT ( _SDIO_IEN_DMAINTSEN_DEFAULT << 3)

#define	SDIO_IEN_RETUNINGEVTSEN (0x1UL << 12)

#define	SDIO_IEN_RETUNINGEVTSEN_DEFAULT ( _SDIO_IEN_RETUNINGEVTSEN_DEFAULT << 12)

#define	SDIO_IEN_TARGETRESPERRSEN (0x1UL << 28)

#define	SDIO_IEN_TARGETRESPERRSEN_DEFAULT ( _SDIO_IEN_TARGETRESPERRSEN_DEFAULT << 28)

#define	SDIO_IEN_TRANCOMSEN (0x1UL << 1)

#define	SDIO_IEN_TRANCOMSEN_DEFAULT ( _SDIO_IEN_TRANCOMSEN_DEFAULT << 1)

#define	SDIO_IEN_TUNINGERRSIGNALENABLE (0x1UL << 26)

#define	SDIO_IEN_TUNINGERRSIGNALENABLE_DEFAULT ( _SDIO_IEN_TUNINGERRSIGNALENABLE_DEFAULT << 26)

#define	SDIO_IFCR_ADMAERR (0x1UL << 25)

#define	SDIO_IFCR_ADMAERR_DEFAULT ( _SDIO_IFCR_ADMAERR_DEFAULT << 25)

#define	SDIO_IFCR_AUTOCMDERR (0x1UL << 24)

#define	SDIO_IFCR_AUTOCMDERR_DEFAULT ( _SDIO_IFCR_AUTOCMDERR_DEFAULT << 24)

#define	SDIO_IFCR_BFRRDRDY (0x1UL << 5)

#define	SDIO_IFCR_BFRRDRDY_DEFAULT ( _SDIO_IFCR_BFRRDRDY_DEFAULT << 5)

#define	SDIO_IFCR_BFRWRRDY (0x1UL << 4)

#define	SDIO_IFCR_BFRWRRDY_DEFAULT ( _SDIO_IFCR_BFRWRRDY_DEFAULT << 4)

#define	SDIO_IFCR_BLKGAPEVT (0x1UL << 2)

#define	SDIO_IFCR_BLKGAPEVT_DEFAULT ( _SDIO_IFCR_BLKGAPEVT_DEFAULT << 2)

#define	SDIO_IFCR_BOOTACKRCV (0x1UL << 13)

#define	SDIO_IFCR_BOOTACKRCV_DEFAULT ( _SDIO_IFCR_BOOTACKRCV_DEFAULT << 13)

#define	SDIO_IFCR_BOOTTERMINATE (0x1UL << 14)

#define	SDIO_IFCR_BOOTTERMINATE_DEFAULT ( _SDIO_IFCR_BOOTTERMINATE_DEFAULT << 14)

#define	SDIO_IFCR_CARDINS (0x1UL << 6)

#define	SDIO_IFCR_CARDINS_DEFAULT ( _SDIO_IFCR_CARDINS_DEFAULT << 6)

#define	SDIO_IFCR_CARDINT (0x1UL << 8)

#define	SDIO_IFCR_CARDINT_DEFAULT ( _SDIO_IFCR_CARDINT_DEFAULT << 8)

#define	SDIO_IFCR_CARDRM (0x1UL << 7)

#define	SDIO_IFCR_CARDRM_DEFAULT ( _SDIO_IFCR_CARDRM_DEFAULT << 7)

#define	SDIO_IFCR_CMDCOM (0x1UL << 0)

#define	SDIO_IFCR_CMDCOM_DEFAULT ( _SDIO_IFCR_CMDCOM_DEFAULT << 0)

#define	SDIO_IFCR_CMDCRCERR (0x1UL << 17)

#define	SDIO_IFCR_CMDCRCERR_DEFAULT ( _SDIO_IFCR_CMDCRCERR_DEFAULT << 17)

#define	SDIO_IFCR_CMDENDBITERR (0x1UL << 18)

#define	SDIO_IFCR_CMDENDBITERR_DEFAULT ( _SDIO_IFCR_CMDENDBITERR_DEFAULT << 18)

#define	SDIO_IFCR_CMDINDEXERR (0x1UL << 19)

#define	SDIO_IFCR_CMDINDEXERR_DEFAULT ( _SDIO_IFCR_CMDINDEXERR_DEFAULT << 19)

#define	SDIO_IFCR_CMDTOUTERR (0x1UL << 16)

#define	SDIO_IFCR_CMDTOUTERR_DEFAULT ( _SDIO_IFCR_CMDTOUTERR_DEFAULT << 16)

#define	SDIO_IFCR_CURRENTLIMITERR (0x1UL << 23)

#define	SDIO_IFCR_CURRENTLIMITERR_DEFAULT ( _SDIO_IFCR_CURRENTLIMITERR_DEFAULT << 23)

#define	SDIO_IFCR_DATCRCERR (0x1UL << 21)

#define	SDIO_IFCR_DATCRCERR_DEFAULT ( _SDIO_IFCR_DATCRCERR_DEFAULT << 21)

#define	SDIO_IFCR_DATENDBITERR (0x1UL << 22)

#define	SDIO_IFCR_DATENDBITERR_DEFAULT ( _SDIO_IFCR_DATENDBITERR_DEFAULT << 22)

#define	SDIO_IFCR_DATTOUTERR (0x1UL << 20)

#define	SDIO_IFCR_DATTOUTERR_DEFAULT ( _SDIO_IFCR_DATTOUTERR_DEFAULT << 20)

#define	SDIO_IFCR_DMAINT (0x1UL << 3)

#define	SDIO_IFCR_DMAINT_DEFAULT ( _SDIO_IFCR_DMAINT_DEFAULT << 3)

#define	SDIO_IFCR_ERRINT (0x1UL << 15)

#define	SDIO_IFCR_ERRINT_DEFAULT ( _SDIO_IFCR_ERRINT_DEFAULT << 15)

#define	SDIO_IFCR_RETUNINGEVT (0x1UL << 12)

#define	SDIO_IFCR_RETUNINGEVT_DEFAULT ( _SDIO_IFCR_RETUNINGEVT_DEFAULT << 12)

#define	SDIO_IFCR_TARGETRESP (0x1UL << 28)

#define	SDIO_IFCR_TARGETRESP_DEFAULT ( _SDIO_IFCR_TARGETRESP_DEFAULT << 28)

#define	SDIO_IFCR_TRANCOM (0x1UL << 1)

#define	SDIO_IFCR_TRANCOM_DEFAULT ( _SDIO_IFCR_TRANCOM_DEFAULT << 1)

#define	SDIO_IFENC_ADMAERREN (0x1UL << 25)

#define	SDIO_IFENC_ADMAERREN_DEFAULT ( _SDIO_IFENC_ADMAERREN_DEFAULT << 25)

#define	SDIO_IFENC_AUTOCMDERREN (0x1UL << 24)

#define	SDIO_IFENC_AUTOCMDERREN_DEFAULT ( _SDIO_IFENC_AUTOCMDERREN_DEFAULT << 24)

#define	SDIO_IFENC_BLKGAPEVTEN (0x1UL << 2)

#define	SDIO_IFENC_BLKGAPEVTEN_DEFAULT ( _SDIO_IFENC_BLKGAPEVTEN_DEFAULT << 2)

#define	SDIO_IFENC_BOOTACKRCVEN (0x1UL << 13)

#define	SDIO_IFENC_BOOTACKRCVEN_DEFAULT ( _SDIO_IFENC_BOOTACKRCVEN_DEFAULT << 13)

#define	SDIO_IFENC_BOOTTERMINATEEN (0x1UL << 14)

#define	SDIO_IFENC_BOOTTERMINATEEN_DEFAULT ( _SDIO_IFENC_BOOTTERMINATEEN_DEFAULT << 14)

#define	SDIO_IFENC_BUFRDRDYEN (0x1UL << 5)

#define	SDIO_IFENC_BUFRDRDYEN_DEFAULT ( _SDIO_IFENC_BUFRDRDYEN_DEFAULT << 5)

#define	SDIO_IFENC_BUFWRRDYEN (0x1UL << 4)

#define	SDIO_IFENC_BUFWRRDYEN_DEFAULT ( _SDIO_IFENC_BUFWRRDYEN_DEFAULT << 4)

#define	SDIO_IFENC_CARDINSEN (0x1UL << 6)

#define	SDIO_IFENC_CARDINSEN_DEFAULT ( _SDIO_IFENC_CARDINSEN_DEFAULT << 6)

#define	SDIO_IFENC_CARDINTEN (0x1UL << 8)

#define	SDIO_IFENC_CARDINTEN_DEFAULT ( _SDIO_IFENC_CARDINTEN_DEFAULT << 8)

#define	SDIO_IFENC_CARDRMEN (0x1UL << 7)

#define	SDIO_IFENC_CARDRMEN_DEFAULT ( _SDIO_IFENC_CARDRMEN_DEFAULT << 7)

#define	SDIO_IFENC_CMDCOMEN (0x1UL << 0)

#define	SDIO_IFENC_CMDCOMEN_DEFAULT ( _SDIO_IFENC_CMDCOMEN_DEFAULT << 0)

#define	SDIO_IFENC_CMDCRCERREN (0x1UL << 17)

#define	SDIO_IFENC_CMDCRCERREN_DEFAULT ( _SDIO_IFENC_CMDCRCERREN_DEFAULT << 17)

#define	SDIO_IFENC_CMDENDBITERREN (0x1UL << 18)

#define	SDIO_IFENC_CMDENDBITERREN_DEFAULT ( _SDIO_IFENC_CMDENDBITERREN_DEFAULT << 18)

#define	SDIO_IFENC_CMDINDEXERREN (0x1UL << 19)

#define	SDIO_IFENC_CMDINDEXERREN_DEFAULT ( _SDIO_IFENC_CMDINDEXERREN_DEFAULT << 19)

#define	SDIO_IFENC_CMDTOUTERREN (0x1UL << 16)

#define	SDIO_IFENC_CMDTOUTERREN_DEFAULT ( _SDIO_IFENC_CMDTOUTERREN_DEFAULT << 16)

#define	SDIO_IFENC_CURRENTLIMITERREN (0x1UL << 23)

#define	SDIO_IFENC_CURRENTLIMITERREN_DEFAULT ( _SDIO_IFENC_CURRENTLIMITERREN_DEFAULT << 23)

#define	SDIO_IFENC_DATCRCERREN (0x1UL << 21)

#define	SDIO_IFENC_DATCRCERREN_DEFAULT ( _SDIO_IFENC_DATCRCERREN_DEFAULT << 21)

#define	SDIO_IFENC_DATENDBITERREN (0x1UL << 22)

#define	SDIO_IFENC_DATENDBITERREN_DEFAULT ( _SDIO_IFENC_DATENDBITERREN_DEFAULT << 22)

#define	SDIO_IFENC_DATTOUTERREN (0x1UL << 20)

#define	SDIO_IFENC_DATTOUTERREN_DEFAULT ( _SDIO_IFENC_DATTOUTERREN_DEFAULT << 20)

#define	SDIO_IFENC_DMAINTEN (0x1UL << 3)

#define	SDIO_IFENC_DMAINTEN_DEFAULT ( _SDIO_IFENC_DMAINTEN_DEFAULT << 3)

#define	SDIO_IFENC_RETUNINGEVTEN (0x1UL << 12)

#define	SDIO_IFENC_RETUNINGEVTEN_DEFAULT ( _SDIO_IFENC_RETUNINGEVTEN_DEFAULT << 12)

#define	SDIO_IFENC_TARGETRESPEN (0x1UL << 28)

#define	SDIO_IFENC_TARGETRESPEN_DEFAULT ( _SDIO_IFENC_TARGETRESPEN_DEFAULT << 28)

#define	SDIO_IFENC_TRANCOMEN (0x1UL << 1)

#define	SDIO_IFENC_TRANCOMEN_DEFAULT ( _SDIO_IFENC_TRANCOMEN_DEFAULT << 1)

#define	SDIO_IFENC_TUNINGERREN (0x1UL << 26)

#define	SDIO_IFENC_TUNINGERREN_DEFAULT ( _SDIO_IFENC_TUNINGERREN_DEFAULT << 26)

#define	SDIO_MAXCURCAPAB_MAXCUR1P8VAL_DEFAULT ( _SDIO_MAXCURCAPAB_MAXCUR1P8VAL_DEFAULT << 16)

#define	SDIO_MAXCURCAPAB_MAXCUR3P0VAL_DEFAULT ( _SDIO_MAXCURCAPAB_MAXCUR3P0VAL_DEFAULT << 8)

#define	SDIO_MAXCURCAPAB_MAXCUR3P3VAL_DEFAULT ( _SDIO_MAXCURCAPAB_MAXCUR3P3VAL_DEFAULT << 0)

#define	SDIO_PRSSTAT_BUFFERWRITEENABLE (0x1UL << 10)

#define	SDIO_PRSSTAT_BUFFERWRITEENABLE_DEFAULT ( _SDIO_PRSSTAT_BUFFERWRITEENABLE_DEFAULT << 10)

#define	SDIO_PRSSTAT_BUFRDEN (0x1UL << 11)

#define	SDIO_PRSSTAT_BUFRDEN_DEFAULT ( _SDIO_PRSSTAT_BUFRDEN_DEFAULT << 11)

#define	SDIO_PRSSTAT_CARDDETPINLVL (0x1UL << 18)

#define	SDIO_PRSSTAT_CARDDETPINLVL_DEFAULT ( _SDIO_PRSSTAT_CARDDETPINLVL_DEFAULT << 18)

#define	SDIO_PRSSTAT_CARDINS (0x1UL << 16)

#define	SDIO_PRSSTAT_CARDINS_DEFAULT ( _SDIO_PRSSTAT_CARDINS_DEFAULT << 16)

#define	SDIO_PRSSTAT_CARDSTATESTABLE (0x1UL << 17)

#define	SDIO_PRSSTAT_CARDSTATESTABLE_DEFAULT ( _SDIO_PRSSTAT_CARDSTATESTABLE_DEFAULT << 17)

#define	SDIO_PRSSTAT_CMDINHIBITCMD (0x1UL << 0)

#define	SDIO_PRSSTAT_CMDINHIBITCMD_DEFAULT ( _SDIO_PRSSTAT_CMDINHIBITCMD_DEFAULT << 0)

#define	SDIO_PRSSTAT_CMDINHIBITDAT (0x1UL << 1)

#define	SDIO_PRSSTAT_CMDINHIBITDAT_DEFAULT ( _SDIO_PRSSTAT_CMDINHIBITDAT_DEFAULT << 1)

#define	SDIO_PRSSTAT_CMDSIGLVL (0x1UL << 24)

#define	SDIO_PRSSTAT_CMDSIGLVL_DEFAULT ( _SDIO_PRSSTAT_CMDSIGLVL_DEFAULT << 24)

#define	SDIO_PRSSTAT_DAT3TO0SIGLVL_DEFAULT ( _SDIO_PRSSTAT_DAT3TO0SIGLVL_DEFAULT << 20)

#define	SDIO_PRSSTAT_DAT7TO4SIGLVL_DEFAULT ( _SDIO_PRSSTAT_DAT7TO4SIGLVL_DEFAULT << 25)

#define	SDIO_PRSSTAT_DATLINEACTIVE (0x1UL << 2)

#define	SDIO_PRSSTAT_DATLINEACTIVE_DEFAULT ( _SDIO_PRSSTAT_DATLINEACTIVE_DEFAULT << 2)

#define	SDIO_PRSSTAT_RDTRANACT (0x1UL << 9)

#define	SDIO_PRSSTAT_RDTRANACT_DEFAULT ( _SDIO_PRSSTAT_RDTRANACT_DEFAULT << 9)

#define	SDIO_PRSSTAT_RETUNINGREQ (0x1UL << 3)

#define	SDIO_PRSSTAT_RETUNINGREQ_DEFAULT ( _SDIO_PRSSTAT_RETUNINGREQ_DEFAULT << 3)

#define	SDIO_PRSSTAT_WRPROTSWPINLVL (0x1UL << 19)

#define	SDIO_PRSSTAT_WRPROTSWPINLVL_DEFAULT ( _SDIO_PRSSTAT_WRPROTSWPINLVL_DEFAULT << 19)

#define	SDIO_PRSSTAT_WRTRANACT (0x1UL << 8)

#define	SDIO_PRSSTAT_WRTRANACT_DEFAULT ( _SDIO_PRSSTAT_WRTRANACT_DEFAULT << 8)

#define	SDIO_PRSTVAL0_DSPCLKGENVAL (0x1UL << 26)

#define	SDIO_PRSTVAL0_DSPCLKGENVAL_DEFAULT ( _SDIO_PRSTVAL0_DSPCLKGENVAL_DEFAULT << 26)

#define	SDIO_PRSTVAL0_DSPDRVSTVAL_DEFAULT ( _SDIO_PRSTVAL0_DSPDRVSTVAL_DEFAULT << 30)

#define	SDIO_PRSTVAL0_DSPDRVSTVAL_TYPEA ( _SDIO_PRSTVAL0_DSPDRVSTVAL_TYPEA << 30)

#define	SDIO_PRSTVAL0_DSPDRVSTVAL_TYPEB ( _SDIO_PRSTVAL0_DSPDRVSTVAL_TYPEB << 30)

#define	SDIO_PRSTVAL0_DSPDRVSTVAL_TYPEC ( _SDIO_PRSTVAL0_DSPDRVSTVAL_TYPEC << 30)

#define	SDIO_PRSTVAL0_DSPDRVSTVAL_TYPED ( _SDIO_PRSTVAL0_DSPDRVSTVAL_TYPED << 30)

#define	SDIO_PRSTVAL0_DSPSDCLKFREQVAL_DEFAULT ( _SDIO_PRSTVAL0_DSPSDCLKFREQVAL_DEFAULT << 16)

#define	SDIO_PRSTVAL0_INITCLCKGENVAL (0x1UL << 10)

#define	SDIO_PRSTVAL0_INITCLCKGENVAL_DEFAULT ( _SDIO_PRSTVAL0_INITCLCKGENVAL_DEFAULT << 10)

#define	SDIO_PRSTVAL0_INITDRVSTVAL_DEFAULT ( _SDIO_PRSTVAL0_INITDRVSTVAL_DEFAULT << 14)

#define	SDIO_PRSTVAL0_INITDRVSTVAL_TYPEA ( _SDIO_PRSTVAL0_INITDRVSTVAL_TYPEA << 14)

#define	SDIO_PRSTVAL0_INITDRVSTVAL_TYPEB ( _SDIO_PRSTVAL0_INITDRVSTVAL_TYPEB << 14)

#define	SDIO_PRSTVAL0_INITDRVSTVAL_TYPEC ( _SDIO_PRSTVAL0_INITDRVSTVAL_TYPEC << 14)

#define	SDIO_PRSTVAL0_INITDRVSTVAL_TYPED ( _SDIO_PRSTVAL0_INITDRVSTVAL_TYPED << 14)

#define	SDIO_PRSTVAL0_INITSDCLKFREQVAL_DEFAULT ( _SDIO_PRSTVAL0_INITSDCLKFREQVAL_DEFAULT << 0)

#define	SDIO_PRSTVAL2_HSPCLKGENVAL (0x1UL << 10)

#define	SDIO_PRSTVAL2_HSPCLKGENVAL_DEFAULT ( _SDIO_PRSTVAL2_HSPCLKGENVAL_DEFAULT << 10)

#define	SDIO_PRSTVAL2_HSPDRVSTVAL_DEFAULT ( _SDIO_PRSTVAL2_HSPDRVSTVAL_DEFAULT << 14)

#define	SDIO_PRSTVAL2_HSPDRVSTVAL_TYPEA ( _SDIO_PRSTVAL2_HSPDRVSTVAL_TYPEA << 14)

#define	SDIO_PRSTVAL2_HSPDRVSTVAL_TYPEB ( _SDIO_PRSTVAL2_HSPDRVSTVAL_TYPEB << 14)

#define	SDIO_PRSTVAL2_HSPDRVSTVAL_TYPEC ( _SDIO_PRSTVAL2_HSPDRVSTVAL_TYPEC << 14)

#define	SDIO_PRSTVAL2_HSPDRVSTVAL_TYPED ( _SDIO_PRSTVAL2_HSPDRVSTVAL_TYPED << 14)

#define	SDIO_PRSTVAL2_HSPSDCLKFREQVAL_DEFAULT ( _SDIO_PRSTVAL2_HSPSDCLKFREQVAL_DEFAULT << 0)

#define	SDIO_PRSTVAL2_SDR12CLKGENVAL (0x1UL << 26)

#define	SDIO_PRSTVAL2_SDR12CLKGENVAL_DEFAULT ( _SDIO_PRSTVAL2_SDR12CLKGENVAL_DEFAULT << 26)

#define	SDIO_PRSTVAL2_SDR12DRVSTVAL_DEFAULT ( _SDIO_PRSTVAL2_SDR12DRVSTVAL_DEFAULT << 30)

#define	SDIO_PRSTVAL2_SDR12DRVSTVAL_TYPEA ( _SDIO_PRSTVAL2_SDR12DRVSTVAL_TYPEA << 30)

#define	SDIO_PRSTVAL2_SDR12DRVSTVAL_TYPEB ( _SDIO_PRSTVAL2_SDR12DRVSTVAL_TYPEB << 30)

#define	SDIO_PRSTVAL2_SDR12DRVSTVAL_TYPEC ( _SDIO_PRSTVAL2_SDR12DRVSTVAL_TYPEC << 30)

#define	SDIO_PRSTVAL2_SDR12DRVSTVAL_TYPED ( _SDIO_PRSTVAL2_SDR12DRVSTVAL_TYPED << 30)

#define	SDIO_PRSTVAL2_SDR12SDCLKFREQVAL_DEFAULT ( _SDIO_PRSTVAL2_SDR12SDCLKFREQVAL_DEFAULT << 16)

#define	SDIO_PRSTVAL4_SDR25CLKGENVAL (0x1UL << 10)

#define	SDIO_PRSTVAL4_SDR25CLKGENVAL_DEFAULT ( _SDIO_PRSTVAL4_SDR25CLKGENVAL_DEFAULT << 10)

#define	SDIO_PRSTVAL4_SDR25DRVSTVAL_DEFAULT ( _SDIO_PRSTVAL4_SDR25DRVSTVAL_DEFAULT << 14)

#define	SDIO_PRSTVAL4_SDR25DRVSTVAL_TYPEA ( _SDIO_PRSTVAL4_SDR25DRVSTVAL_TYPEA << 14)

#define	SDIO_PRSTVAL4_SDR25DRVSTVAL_TYPEB ( _SDIO_PRSTVAL4_SDR25DRVSTVAL_TYPEB << 14)

#define	SDIO_PRSTVAL4_SDR25DRVSTVAL_TYPEC ( _SDIO_PRSTVAL4_SDR25DRVSTVAL_TYPEC << 14)

#define	SDIO_PRSTVAL4_SDR25DRVSTVAL_TYPED ( _SDIO_PRSTVAL4_SDR25DRVSTVAL_TYPED << 14)

#define	SDIO_PRSTVAL4_SDR25SDCLKFREQVAL_DEFAULT ( _SDIO_PRSTVAL4_SDR25SDCLKFREQVAL_DEFAULT << 0)

#define	SDIO_PRSTVAL4_SDR50CLCKGENVAL (0x1UL << 26)

#define	SDIO_PRSTVAL4_SDR50CLCKGENVAL_DEFAULT ( _SDIO_PRSTVAL4_SDR50CLCKGENVAL_DEFAULT << 26)

#define	SDIO_PRSTVAL4_SDR50DRVSTVAL_DEFAULT ( _SDIO_PRSTVAL4_SDR50DRVSTVAL_DEFAULT << 30)

#define	SDIO_PRSTVAL4_SDR50DRVSTVAL_TYPEA ( _SDIO_PRSTVAL4_SDR50DRVSTVAL_TYPEA << 30)

#define	SDIO_PRSTVAL4_SDR50DRVSTVAL_TYPEB ( _SDIO_PRSTVAL4_SDR50DRVSTVAL_TYPEB << 30)

#define	SDIO_PRSTVAL4_SDR50DRVSTVAL_TYPEC ( _SDIO_PRSTVAL4_SDR50DRVSTVAL_TYPEC << 30)

#define	SDIO_PRSTVAL4_SDR50DRVSTVAL_TYPED ( _SDIO_PRSTVAL4_SDR50DRVSTVAL_TYPED << 30)

#define	SDIO_PRSTVAL4_SDR50SDCLKFREQVAL_DEFAULT ( _SDIO_PRSTVAL4_SDR50SDCLKFREQVAL_DEFAULT << 16)

#define	SDIO_PRSTVAL6_DDR50CLKGENVAL (0x1UL << 26)

#define	SDIO_PRSTVAL6_DDR50CLKGENVAL_DEFAULT ( _SDIO_PRSTVAL6_DDR50CLKGENVAL_DEFAULT << 26)

#define	SDIO_PRSTVAL6_DDR50DRVSTVAL_DEFAULT ( _SDIO_PRSTVAL6_DDR50DRVSTVAL_DEFAULT << 30)

#define	SDIO_PRSTVAL6_DDR50DRVSTVAL_TYPEA ( _SDIO_PRSTVAL6_DDR50DRVSTVAL_TYPEA << 30)

#define	SDIO_PRSTVAL6_DDR50DRVSTVAL_TYPEB ( _SDIO_PRSTVAL6_DDR50DRVSTVAL_TYPEB << 30)

#define	SDIO_PRSTVAL6_DDR50DRVSTVAL_TYPEC ( _SDIO_PRSTVAL6_DDR50DRVSTVAL_TYPEC << 30)

#define	SDIO_PRSTVAL6_DDR50DRVSTVAL_TYPED ( _SDIO_PRSTVAL6_DDR50DRVSTVAL_TYPED << 30)

#define	SDIO_PRSTVAL6_DDR50SDCLKFREQVAL_DEFAULT ( _SDIO_PRSTVAL6_DDR50SDCLKFREQVAL_DEFAULT << 16)

#define	SDIO_PRSTVAL6_SDR104CLKGENVAL (0x1UL << 10)

#define	SDIO_PRSTVAL6_SDR104CLKGENVAL_DEFAULT ( _SDIO_PRSTVAL6_SDR104CLKGENVAL_DEFAULT << 10)

#define	SDIO_PRSTVAL6_SDR104DRVSTVAL_DEFAULT ( _SDIO_PRSTVAL6_SDR104DRVSTVAL_DEFAULT << 14)

#define	SDIO_PRSTVAL6_SDR104DRVSTVAL_TYPEA ( _SDIO_PRSTVAL6_SDR104DRVSTVAL_TYPEA << 14)

#define	SDIO_PRSTVAL6_SDR104DRVSTVAL_TYPEB ( _SDIO_PRSTVAL6_SDR104DRVSTVAL_TYPEB << 14)

#define	SDIO_PRSTVAL6_SDR104DRVSTVAL_TYPEC ( _SDIO_PRSTVAL6_SDR104DRVSTVAL_TYPEC << 14)

#define	SDIO_PRSTVAL6_SDR104DRVSTVAL_TYPED ( _SDIO_PRSTVAL6_SDR104DRVSTVAL_TYPED << 14)

#define	SDIO_PRSTVAL6_SDR104SDCLKFREQVAL_DEFAULT ( _SDIO_PRSTVAL6_SDR104SDCLKFREQVAL_DEFAULT << 0)

#define	SDIO_RESP0_CMDRESP0_DEFAULT ( _SDIO_RESP0_CMDRESP0_DEFAULT << 0)

#define	SDIO_RESP2_CMDRESP1_DEFAULT ( _SDIO_RESP2_CMDRESP1_DEFAULT << 0)

#define	SDIO_RESP4_CMDRESP2_DEFAULT ( _SDIO_RESP4_CMDRESP2_DEFAULT << 0)

#define	SDIO_RESP6_CMDRESP3_DEFAULT ( _SDIO_RESP6_CMDRESP3_DEFAULT << 0)

#define	SDIO_ROUTELOC0_CDLOC_DEFAULT ( _SDIO_ROUTELOC0_CDLOC_DEFAULT << 8)

#define	SDIO_ROUTELOC0_CDLOC_LOC0 ( _SDIO_ROUTELOC0_CDLOC_LOC0 << 8)

#define	SDIO_ROUTELOC0_CDLOC_LOC1 ( _SDIO_ROUTELOC0_CDLOC_LOC1 << 8)

#define	SDIO_ROUTELOC0_CDLOC_LOC2 ( _SDIO_ROUTELOC0_CDLOC_LOC2 << 8)

#define	SDIO_ROUTELOC0_CDLOC_LOC3 ( _SDIO_ROUTELOC0_CDLOC_LOC3 << 8)

#define	SDIO_ROUTELOC0_CLKLOC_DEFAULT ( _SDIO_ROUTELOC0_CLKLOC_DEFAULT << 24)

#define	SDIO_ROUTELOC0_CLKLOC_LOC0 ( _SDIO_ROUTELOC0_CLKLOC_LOC0 << 24)

#define	SDIO_ROUTELOC0_CLKLOC_LOC1 ( _SDIO_ROUTELOC0_CLKLOC_LOC1 << 24)

#define	SDIO_ROUTELOC0_DATLOC_DEFAULT ( _SDIO_ROUTELOC0_DATLOC_DEFAULT << 0)

#define	SDIO_ROUTELOC0_DATLOC_LOC0 ( _SDIO_ROUTELOC0_DATLOC_LOC0 << 0)

#define	SDIO_ROUTELOC0_DATLOC_LOC1 ( _SDIO_ROUTELOC0_DATLOC_LOC1 << 0)

#define	SDIO_ROUTELOC0_WPLOC_DEFAULT ( _SDIO_ROUTELOC0_WPLOC_DEFAULT << 16)

#define	SDIO_ROUTELOC0_WPLOC_LOC0 ( _SDIO_ROUTELOC0_WPLOC_LOC0 << 16)

#define	SDIO_ROUTELOC0_WPLOC_LOC1 ( _SDIO_ROUTELOC0_WPLOC_LOC1 << 16)

#define	SDIO_ROUTELOC0_WPLOC_LOC2 ( _SDIO_ROUTELOC0_WPLOC_LOC2 << 16)

#define	SDIO_ROUTELOC0_WPLOC_LOC3 ( _SDIO_ROUTELOC0_WPLOC_LOC3 << 16)

#define	SDIO_ROUTELOC1_CMDLOC_DEFAULT ( _SDIO_ROUTELOC1_CMDLOC_DEFAULT << 0)

#define	SDIO_ROUTELOC1_CMDLOC_LOC0 ( _SDIO_ROUTELOC1_CMDLOC_LOC0 << 0)

#define	SDIO_ROUTELOC1_CMDLOC_LOC1 ( _SDIO_ROUTELOC1_CMDLOC_LOC1 << 0)

#define	SDIO_ROUTEPEN_CLKPEN (0x1UL << 0)

#define	SDIO_ROUTEPEN_CLKPEN_DEFAULT ( _SDIO_ROUTEPEN_CLKPEN_DEFAULT << 0)

#define	SDIO_ROUTEPEN_CMDPEN (0x1UL << 1)

#define	SDIO_ROUTEPEN_CMDPEN_DEFAULT ( _SDIO_ROUTEPEN_CMDPEN_DEFAULT << 1)

#define	SDIO_ROUTEPEN_D0PEN (0x1UL << 2)

#define	SDIO_ROUTEPEN_D0PEN_DEFAULT ( _SDIO_ROUTEPEN_D0PEN_DEFAULT << 2)

#define	SDIO_ROUTEPEN_D1PEN (0x1UL << 3)

#define	SDIO_ROUTEPEN_D1PEN_DEFAULT ( _SDIO_ROUTEPEN_D1PEN_DEFAULT << 3)

#define	SDIO_ROUTEPEN_D2PEN (0x1UL << 4)

#define	SDIO_ROUTEPEN_D2PEN_DEFAULT ( _SDIO_ROUTEPEN_D2PEN_DEFAULT << 4)

#define	SDIO_ROUTEPEN_D3PEN (0x1UL << 5)

#define	SDIO_ROUTEPEN_D3PEN_DEFAULT ( _SDIO_ROUTEPEN_D3PEN_DEFAULT << 5)

#define	SDIO_ROUTEPEN_D4PEN (0x1UL << 6)

#define	SDIO_ROUTEPEN_D4PEN_DEFAULT ( _SDIO_ROUTEPEN_D4PEN_DEFAULT << 6)

#define	SDIO_ROUTEPEN_D5PEN (0x1UL << 7)

#define	SDIO_ROUTEPEN_D5PEN_DEFAULT ( _SDIO_ROUTEPEN_D5PEN_DEFAULT << 7)

#define	SDIO_ROUTEPEN_D6PEN (0x1UL << 8)

#define	SDIO_ROUTEPEN_D6PEN_DEFAULT ( _SDIO_ROUTEPEN_D6PEN_DEFAULT << 8)

#define	SDIO_ROUTEPEN_D7PEN (0x1UL << 9)

#define	SDIO_ROUTEPEN_D7PEN_DEFAULT ( _SDIO_ROUTEPEN_D7PEN_DEFAULT << 9)

#define	SDIO_SDMASYSADDR_SDMASYSADDRARG_DEFAULT ( _SDIO_SDMASYSADDR_SDMASYSADDRARG_DEFAULT << 0)

#define	SDIO_SLOTINTSTAT_INTSLOT0 (0x1UL << 0)

#define	SDIO_SLOTINTSTAT_INTSLOT0_DEFAULT ( _SDIO_SLOTINTSTAT_INTSLOT0_DEFAULT << 0)

#define	SDIO_SLOTINTSTAT_SPECVERNUM_DEFAULT ( _SDIO_SLOTINTSTAT_SPECVERNUM_DEFAULT << 16)

#define	SDIO_SLOTINTSTAT_VENDVERNUM_DEFAULT ( _SDIO_SLOTINTSTAT_VENDVERNUM_DEFAULT << 24)

#define	SDIO_TFRMODE_AUTOCMDEN_ACMD12EN ( _SDIO_TFRMODE_AUTOCMDEN_ACMD12EN << 2)

#define	SDIO_TFRMODE_AUTOCMDEN_ACMD23EN ( _SDIO_TFRMODE_AUTOCMDEN_ACMD23EN << 2)

#define	SDIO_TFRMODE_AUTOCMDEN_ACMDDISABLED ( _SDIO_TFRMODE_AUTOCMDEN_ACMDDISABLED << 2)

#define	SDIO_TFRMODE_AUTOCMDEN_DEFAULT ( _SDIO_TFRMODE_AUTOCMDEN_DEFAULT << 2)

#define	SDIO_TFRMODE_BLKCNTEN (0x1UL << 1)

#define	SDIO_TFRMODE_BLKCNTEN_DEFAULT ( _SDIO_TFRMODE_BLKCNTEN_DEFAULT << 1)

#define	SDIO_TFRMODE_BLKCNTEN_DISABLE ( _SDIO_TFRMODE_BLKCNTEN_DISABLE << 1)

#define	SDIO_TFRMODE_BLKCNTEN_ENABLE ( _SDIO_TFRMODE_BLKCNTEN_ENABLE << 1)

#define	SDIO_TFRMODE_CMDCRCCHKEN (0x1UL << 19)

#define	SDIO_TFRMODE_CMDCRCCHKEN_DEFAULT ( _SDIO_TFRMODE_CMDCRCCHKEN_DEFAULT << 19)

#define	SDIO_TFRMODE_CMDCRCCHKEN_DISABLE ( _SDIO_TFRMODE_CMDCRCCHKEN_DISABLE << 19)

#define	SDIO_TFRMODE_CMDCRCCHKEN_ENABLE ( _SDIO_TFRMODE_CMDCRCCHKEN_ENABLE << 19)

#define	SDIO_TFRMODE_CMDINDEX_DEFAULT ( _SDIO_TFRMODE_CMDINDEX_DEFAULT << 24)

#define	SDIO_TFRMODE_CMDINDXCHKEN (0x1UL << 20)

#define	SDIO_TFRMODE_CMDINDXCHKEN_DEFAULT ( _SDIO_TFRMODE_CMDINDXCHKEN_DEFAULT << 20)

#define	SDIO_TFRMODE_CMDINDXCHKEN_DISABLE ( _SDIO_TFRMODE_CMDINDXCHKEN_DISABLE << 20)

#define	SDIO_TFRMODE_CMDINDXCHKEN_ENABLE ( _SDIO_TFRMODE_CMDINDXCHKEN_ENABLE << 20)

#define	SDIO_TFRMODE_CMDTYPE_ABORT ( _SDIO_TFRMODE_CMDTYPE_ABORT << 22)

#define	SDIO_TFRMODE_CMDTYPE_DEFAULT ( _SDIO_TFRMODE_CMDTYPE_DEFAULT << 22)

#define	SDIO_TFRMODE_CMDTYPE_NORMAL ( _SDIO_TFRMODE_CMDTYPE_NORMAL << 22)

#define	SDIO_TFRMODE_CMDTYPE_RESUME ( _SDIO_TFRMODE_CMDTYPE_RESUME << 22)

#define	SDIO_TFRMODE_CMDTYPE_SUSPEND ( _SDIO_TFRMODE_CMDTYPE_SUSPEND << 22)

#define	SDIO_TFRMODE_DATDIRSEL (0x1UL << 4)

#define	SDIO_TFRMODE_DATDIRSEL_DEFAULT ( _SDIO_TFRMODE_DATDIRSEL_DEFAULT << 4)

#define	SDIO_TFRMODE_DATDIRSEL_DISABLE ( _SDIO_TFRMODE_DATDIRSEL_DISABLE << 4)

#define	SDIO_TFRMODE_DATDIRSEL_ENABLE ( _SDIO_TFRMODE_DATDIRSEL_ENABLE << 4)

#define	SDIO_TFRMODE_DATPRESSEL (0x1UL << 21)

#define	SDIO_TFRMODE_DATPRESSEL_DATA ( _SDIO_TFRMODE_DATPRESSEL_DATA << 21)

#define	SDIO_TFRMODE_DATPRESSEL_DEFAULT ( _SDIO_TFRMODE_DATPRESSEL_DEFAULT << 21)

#define	SDIO_TFRMODE_DATPRESSEL_NODATA ( _SDIO_TFRMODE_DATPRESSEL_NODATA << 21)

#define	SDIO_TFRMODE_DMAEN (0x1UL << 0)

#define	SDIO_TFRMODE_DMAEN_DEFAULT ( _SDIO_TFRMODE_DMAEN_DEFAULT << 0)

#define	SDIO_TFRMODE_DMAEN_DISABLE ( _SDIO_TFRMODE_DMAEN_DISABLE << 0)

#define	SDIO_TFRMODE_DMAEN_ENABLE ( _SDIO_TFRMODE_DMAEN_ENABLE << 0)

#define	SDIO_TFRMODE_MULTSINGBLKSEL (0x1UL << 5)

#define	SDIO_TFRMODE_MULTSINGBLKSEL_DEFAULT ( _SDIO_TFRMODE_MULTSINGBLKSEL_DEFAULT << 5)

#define	SDIO_TFRMODE_MULTSINGBLKSEL_MULTIBLK ( _SDIO_TFRMODE_MULTSINGBLKSEL_MULTIBLK << 5)

#define	SDIO_TFRMODE_MULTSINGBLKSEL_SINGLEBLK ( _SDIO_TFRMODE_MULTSINGBLKSEL_SINGLEBLK << 5)

#define	SDIO_TFRMODE_RESPTYPESEL_BUSYAFTRESP ( _SDIO_TFRMODE_RESPTYPESEL_BUSYAFTRESP << 16)

#define	SDIO_TFRMODE_RESPTYPESEL_DEFAULT ( _SDIO_TFRMODE_RESPTYPESEL_DEFAULT << 16)

#define	SDIO_TFRMODE_RESPTYPESEL_NORESP ( _SDIO_TFRMODE_RESPTYPESEL_NORESP << 16)

#define	SDIO_TFRMODE_RESPTYPESEL_RESP136 ( _SDIO_TFRMODE_RESPTYPESEL_RESP136 << 16)

#define	SDIO_TFRMODE_RESPTYPESEL_RESP48 ( _SDIO_TFRMODE_RESPTYPESEL_RESP48 << 16)

Macro Definition Documentation

#define _SDIO_AC12ERRSTAT_AC12CRCERR_DEFAULT 0x00000000UL

Mode DEFAULT for SDIO_AC12ERRSTAT

Definition at line 961 of file efm32gg11b_sdio.h .

#define _SDIO_AC12ERRSTAT_AC12CRCERR_MASK 0x4UL

Bit mask for SDIO_AC12CRCERR

Definition at line 960 of file efm32gg11b_sdio.h .

#define _SDIO_AC12ERRSTAT_AC12CRCERR_SHIFT 2

Shift value for SDIO_AC12CRCERR

Definition at line 959 of file efm32gg11b_sdio.h .

#define _SDIO_AC12ERRSTAT_AC12ENDBITERR_DEFAULT 0x00000000UL

Mode DEFAULT for SDIO_AC12ERRSTAT

Definition at line 966 of file efm32gg11b_sdio.h .

#define _SDIO_AC12ERRSTAT_AC12ENDBITERR_MASK 0x8UL

Bit mask for SDIO_AC12ENDBITERR

Definition at line 965 of file efm32gg11b_sdio.h .

#define _SDIO_AC12ERRSTAT_AC12ENDBITERR_SHIFT 3

Shift value for SDIO_AC12ENDBITERR

Definition at line 964 of file efm32gg11b_sdio.h .

#define _SDIO_AC12ERRSTAT_AC12INDEXERR_DEFAULT 0x00000000UL

Mode DEFAULT for SDIO_AC12ERRSTAT

Definition at line 971 of file efm32gg11b_sdio.h .

#define _SDIO_AC12ERRSTAT_AC12INDEXERR_MASK 0x10UL

Bit mask for SDIO_AC12INDEXERR

Definition at line 970 of file efm32gg11b_sdio.h .

#define _SDIO_AC12ERRSTAT_AC12INDEXERR_SHIFT 4

Shift value for SDIO_AC12INDEXERR

Definition at line 969 of file efm32gg11b_sdio.h .

#define _SDIO_AC12ERRSTAT_AC12NOTEXE_DEFAULT 0x00000000UL

Mode DEFAULT for SDIO_AC12ERRSTAT

Definition at line 951 of file efm32gg11b_sdio.h .

#define _SDIO_AC12ERRSTAT_AC12NOTEXE_MASK 0x1UL

Bit mask for SDIO_AC12NOTEXE

Definition at line 950 of file efm32gg11b_sdio.h .

#define _SDIO_AC12ERRSTAT_AC12NOTEXE_SHIFT 0

Shift value for SDIO_AC12NOTEXE

Definition at line 949 of file efm32gg11b_sdio.h .

#define _SDIO_AC12ERRSTAT_AC12TOE_DEFAULT 0x00000000UL

Mode DEFAULT for SDIO_AC12ERRSTAT

Definition at line 956 of file efm32gg11b_sdio.h .

#define _SDIO_AC12ERRSTAT_AC12TOE_MASK 0x2UL

Bit mask for SDIO_AC12TOE

Definition at line 955 of file efm32gg11b_sdio.h .

#define _SDIO_AC12ERRSTAT_AC12TOE_SHIFT 1

Shift value for SDIO_AC12TOE

Definition at line 954 of file efm32gg11b_sdio.h .

#define _SDIO_AC12ERRSTAT_ASYNCINTEN_DEFAULT 0x00000000UL

Mode DEFAULT for SDIO_AC12ERRSTAT

Definition at line 1022 of file efm32gg11b_sdio.h .

#define _SDIO_AC12ERRSTAT_ASYNCINTEN_MASK 0x40000000UL

Bit mask for SDIO_ASYNCINTEN

Definition at line 1021 of file efm32gg11b_sdio.h .

#define _SDIO_AC12ERRSTAT_ASYNCINTEN_SHIFT 30

Shift value for SDIO_ASYNCINTEN

Definition at line 1020 of file efm32gg11b_sdio.h .

#define _SDIO_AC12ERRSTAT_CNIBAC12ERR_DEFAULT 0x00000000UL

Mode DEFAULT for SDIO_AC12ERRSTAT

Definition at line 976 of file efm32gg11b_sdio.h .

#define _SDIO_AC12ERRSTAT_CNIBAC12ERR_MASK 0x80UL

Bit mask for SDIO_CNIBAC12ERR

Definition at line 975 of file efm32gg11b_sdio.h .

#define _SDIO_AC12ERRSTAT_CNIBAC12ERR_SHIFT 7

Shift value for SDIO_CNIBAC12ERR

Definition at line 974 of file efm32gg11b_sdio.h .

#define _SDIO_AC12ERRSTAT_DRVSTNSEL_DEFAULT 0x00000000UL

Mode DEFAULT for SDIO_AC12ERRSTAT

Definition at line 999 of file efm32gg11b_sdio.h .

#define _SDIO_AC12ERRSTAT_DRVSTNSEL_MASK 0x300000UL

Bit mask for SDIO_DRVSTNSEL

Definition at line 998 of file efm32gg11b_sdio.h .

#define _SDIO_AC12ERRSTAT_DRVSTNSEL_SHIFT 20

Shift value for SDIO_DRVSTNSEL

Definition at line 997 of file efm32gg11b_sdio.h .

#define _SDIO_AC12ERRSTAT_DRVSTNSEL_TYPEA 0x00000001UL

Mode TYPEA for SDIO_AC12ERRSTAT

Definition at line 1001 of file efm32gg11b_sdio.h .

#define _SDIO_AC12ERRSTAT_DRVSTNSEL_TYPEB 0x00000000UL

Mode TYPEB for SDIO_AC12ERRSTAT

Definition at line 1000 of file efm32gg11b_sdio.h .

#define _SDIO_AC12ERRSTAT_DRVSTNSEL_TYPEC 0x00000002UL

Mode TYPEC for SDIO_AC12ERRSTAT

Definition at line 1002 of file efm32gg11b_sdio.h .

#define _SDIO_AC12ERRSTAT_DRVSTNSEL_TYPED 0x00000003UL

Mode TYPED for SDIO_AC12ERRSTAT

Definition at line 1003 of file efm32gg11b_sdio.h .

#define _SDIO_AC12ERRSTAT_EXETUNING_DEFAULT 0x00000000UL

Mode DEFAULT for SDIO_AC12ERRSTAT

Definition at line 1012 of file efm32gg11b_sdio.h .

#define _SDIO_AC12ERRSTAT_EXETUNING_MASK 0x400000UL

Bit mask for SDIO_EXETUNING

Definition at line 1011 of file efm32gg11b_sdio.h .

#define _SDIO_AC12ERRSTAT_EXETUNING_SHIFT 22

Shift value for SDIO_EXETUNING

Definition at line 1010 of file efm32gg11b_sdio.h .

#define _SDIO_AC12ERRSTAT_MASK 0xC0FF009FUL

Mask for SDIO_AC12ERRSTAT

Definition at line 947 of file efm32gg11b_sdio.h .

#define _SDIO_AC12ERRSTAT_PRSTVALEN_DEFAULT 0x00000000UL

Mode DEFAULT for SDIO_AC12ERRSTAT

Definition at line 1027 of file efm32gg11b_sdio.h .

#define _SDIO_AC12ERRSTAT_PRSTVALEN_MASK 0x80000000UL

Bit mask for SDIO_PRSTVALEN

Definition at line 1026 of file efm32gg11b_sdio.h .

#define _SDIO_AC12ERRSTAT_PRSTVALEN_SHIFT 31

Shift value for SDIO_PRSTVALEN

Definition at line 1025 of file efm32gg11b_sdio.h .

#define _SDIO_AC12ERRSTAT_RESETVALUE 0x00000000UL

Default value for SDIO_AC12ERRSTAT

Definition at line 946 of file efm32gg11b_sdio.h .

#define _SDIO_AC12ERRSTAT_SAMPCLKSEL_DEFAULT 0x00000000UL

Mode DEFAULT for SDIO_AC12ERRSTAT

Definition at line 1017 of file efm32gg11b_sdio.h .

#define _SDIO_AC12ERRSTAT_SAMPCLKSEL_MASK 0x800000UL

Bit mask for SDIO_SAMPCLKSEL

Definition at line 1016 of file efm32gg11b_sdio.h .

#define _SDIO_AC12ERRSTAT_SAMPCLKSEL_SHIFT 23

Shift value for SDIO_SAMPCLKSEL

Definition at line 1015 of file efm32gg11b_sdio.h .

#define _SDIO_AC12ERRSTAT_SIGEN1P8V_DEFAULT 0x00000000UL

Mode DEFAULT for SDIO_AC12ERRSTAT

Definition at line 995 of file efm32gg11b_sdio.h .

#define _SDIO_AC12ERRSTAT_SIGEN1P8V_MASK 0x80000UL

Bit mask for SDIO_SIGEN1P8V

Definition at line 994 of file efm32gg11b_sdio.h .

#define _SDIO_AC12ERRSTAT_SIGEN1P8V_SHIFT 19

Shift value for SDIO_SIGEN1P8V

Definition at line 993 of file efm32gg11b_sdio.h .

#define _SDIO_AC12ERRSTAT_UHSMODESEL_DDR50 0x00000004UL

Mode DDR50 for SDIO_AC12ERRSTAT

Definition at line 985 of file efm32gg11b_sdio.h .

#define _SDIO_AC12ERRSTAT_UHSMODESEL_DEFAULT 0x00000000UL

Mode DEFAULT for SDIO_AC12ERRSTAT

Definition at line 980 of file efm32gg11b_sdio.h .

#define _SDIO_AC12ERRSTAT_UHSMODESEL_MASK 0x70000UL

Bit mask for SDIO_UHSMODESEL

Definition at line 979 of file efm32gg11b_sdio.h .

#define _SDIO_AC12ERRSTAT_UHSMODESEL_SDR104 0x00000003UL

Mode SDR104 for SDIO_AC12ERRSTAT

Definition at line 984 of file efm32gg11b_sdio.h .

#define _SDIO_AC12ERRSTAT_UHSMODESEL_SDR12 0x00000000UL

Mode SDR12 for SDIO_AC12ERRSTAT

Definition at line 981 of file efm32gg11b_sdio.h .

#define _SDIO_AC12ERRSTAT_UHSMODESEL_SDR25 0x00000001UL

Mode SDR25 for SDIO_AC12ERRSTAT

Definition at line 982 of file efm32gg11b_sdio.h .

#define _SDIO_AC12ERRSTAT_UHSMODESEL_SDR50 0x00000002UL

Mode SDR50 for SDIO_AC12ERRSTAT

Definition at line 983 of file efm32gg11b_sdio.h .

#define _SDIO_AC12ERRSTAT_UHSMODESEL_SHIFT 16

Shift value for SDIO_UHSMODESEL

Definition at line 978 of file efm32gg11b_sdio.h .

#define _SDIO_ADMAES_ADMAES_DEFAULT 0x00000000UL

Mode DEFAULT for SDIO_ADMAES

Definition at line 1286 of file efm32gg11b_sdio.h .

#define _SDIO_ADMAES_ADMAES_MASK 0x3UL

Bit mask for SDIO_ADMAES

Definition at line 1285 of file efm32gg11b_sdio.h .

#define _SDIO_ADMAES_ADMAES_SHIFT 0

Shift value for SDIO_ADMAES

Definition at line 1284 of file efm32gg11b_sdio.h .

#define _SDIO_ADMAES_ADMALME_DEFAULT 0x00000000UL

Mode DEFAULT for SDIO_ADMAES

Definition at line 1291 of file efm32gg11b_sdio.h .

#define _SDIO_ADMAES_ADMALME_MASK 0x4UL

Bit mask for SDIO_ADMALME

Definition at line 1290 of file efm32gg11b_sdio.h .

#define _SDIO_ADMAES_ADMALME_SHIFT 2

Shift value for SDIO_ADMALME

Definition at line 1289 of file efm32gg11b_sdio.h .

#define _SDIO_ADMAES_MASK 0x00000007UL

Mask for SDIO_ADMAES

Definition at line 1283 of file efm32gg11b_sdio.h .

#define _SDIO_ADMAES_RESETVALUE 0x00000000UL

Default value for SDIO_ADMAES

Definition at line 1282 of file efm32gg11b_sdio.h .

#define _SDIO_ADSADDR_ADSADDR_DEFAULT 0x00000000UL

Mode DEFAULT for SDIO_ADSADDR

Definition at line 1299 of file efm32gg11b_sdio.h .

#define _SDIO_ADSADDR_ADSADDR_MASK 0xFFFFFFFFUL

Bit mask for SDIO_ADSADDR

Definition at line 1298 of file efm32gg11b_sdio.h .

#define _SDIO_ADSADDR_ADSADDR_SHIFT 0

Shift value for SDIO_ADSADDR

Definition at line 1297 of file efm32gg11b_sdio.h .

#define _SDIO_ADSADDR_MASK 0xFFFFFFFFUL

Mask for SDIO_ADSADDR

Definition at line 1296 of file efm32gg11b_sdio.h .

#define _SDIO_ADSADDR_RESETVALUE 0x00000000UL

Default value for SDIO_ADSADDR

Definition at line 1295 of file efm32gg11b_sdio.h .

#define _SDIO_BLKSIZE_BLKSCNTFORCURRTFR_DEFAULT 0x00000000UL

Mode DEFAULT for SDIO_BLKSIZE

Definition at line 140 of file efm32gg11b_sdio.h .

#define _SDIO_BLKSIZE_BLKSCNTFORCURRTFR_MASK 0xFFFF0000UL

Bit mask for SDIO_BLKSCNTFORCURRTFR

Definition at line 139 of file efm32gg11b_sdio.h .

#define _SDIO_BLKSIZE_BLKSCNTFORCURRTFR_SHIFT 16

Shift value for SDIO_BLKSCNTFORCURRTFR

Definition at line 138 of file efm32gg11b_sdio.h .

#define _SDIO_BLKSIZE_BLKSCNTFORCURRTFR_STOPCNT 0x00000000UL

Mode STOPCNT for SDIO_BLKSIZE

Definition at line 141 of file efm32gg11b_sdio.h .

#define _SDIO_BLKSIZE_HSTSDMABUFSIZE_DEFAULT 0x00000000UL

Mode DEFAULT for SDIO_BLKSIZE

Definition at line 120 of file efm32gg11b_sdio.h .

#define _SDIO_BLKSIZE_HSTSDMABUFSIZE_MASK 0x7000UL

Bit mask for SDIO_HSTSDMABUFSIZE

Definition at line 119 of file efm32gg11b_sdio.h .

#define _SDIO_BLKSIZE_HSTSDMABUFSIZE_SHIFT 12

Shift value for SDIO_HSTSDMABUFSIZE

Definition at line 118 of file efm32gg11b_sdio.h .

#define _SDIO_BLKSIZE_HSTSDMABUFSIZE_SIZE128 0x00000005UL

Mode SIZE128 for SDIO_BLKSIZE

Definition at line 126 of file efm32gg11b_sdio.h .

#define _SDIO_BLKSIZE_HSTSDMABUFSIZE_SIZE16 0x00000002UL

Mode SIZE16 for SDIO_BLKSIZE

Definition at line 123 of file efm32gg11b_sdio.h .

#define _SDIO_BLKSIZE_HSTSDMABUFSIZE_SIZE256 0x00000006UL

Mode SIZE256 for SDIO_BLKSIZE

Definition at line 127 of file efm32gg11b_sdio.h .

#define _SDIO_BLKSIZE_HSTSDMABUFSIZE_SIZE32 0x00000003UL

Mode SIZE32 for SDIO_BLKSIZE

Definition at line 124 of file efm32gg11b_sdio.h .

#define _SDIO_BLKSIZE_HSTSDMABUFSIZE_SIZE4 0x00000000UL

Mode SIZE4 for SDIO_BLKSIZE

Definition at line 121 of file efm32gg11b_sdio.h .

#define _SDIO_BLKSIZE_HSTSDMABUFSIZE_SIZE512 0x00000007UL

Mode SIZE512 for SDIO_BLKSIZE

Definition at line 128 of file efm32gg11b_sdio.h .

#define _SDIO_BLKSIZE_HSTSDMABUFSIZE_SIZE64 0x00000004UL

Mode SIZE64 for SDIO_BLKSIZE

Definition at line 125 of file efm32gg11b_sdio.h .

#define _SDIO_BLKSIZE_HSTSDMABUFSIZE_SIZE8 0x00000001UL

Mode SIZE8 for SDIO_BLKSIZE

Definition at line 122 of file efm32gg11b_sdio.h .

#define _SDIO_BLKSIZE_MASK 0xFFFF7FFFUL

Mask for SDIO_BLKSIZE

Definition at line 111 of file efm32gg11b_sdio.h .

#define _SDIO_BLKSIZE_RESETVALUE 0x00000000UL

Default value for SDIO_BLKSIZE

Definition at line 110 of file efm32gg11b_sdio.h .

#define _SDIO_BLKSIZE_TFRBLKSIZE_DEFAULT 0x00000000UL

Mode DEFAULT for SDIO_BLKSIZE

Definition at line 114 of file efm32gg11b_sdio.h .

#define _SDIO_BLKSIZE_TFRBLKSIZE_MASK 0xFFFUL

Bit mask for SDIO_TFRBLKSIZE

Definition at line 113 of file efm32gg11b_sdio.h .

#define _SDIO_BLKSIZE_TFRBLKSIZE_NOXFER 0x00000000UL

Mode NOXFER for SDIO_BLKSIZE

Definition at line 115 of file efm32gg11b_sdio.h .

#define _SDIO_BLKSIZE_TFRBLKSIZE_SHIFT 0

Shift value for SDIO_TFRBLKSIZE

Definition at line 112 of file efm32gg11b_sdio.h .

#define _SDIO_BOOTTOCTRL_BOOTDATTOCNT_DEFAULT 0x00000000UL

Mode DEFAULT for SDIO_BOOTTOCTRL

Definition at line 1491 of file efm32gg11b_sdio.h .

#define _SDIO_BOOTTOCTRL_BOOTDATTOCNT_MASK 0xFFFFFFFFUL

Bit mask for SDIO_BOOTDATTOCNT

Definition at line 1490 of file efm32gg11b_sdio.h .

#define _SDIO_BOOTTOCTRL_BOOTDATTOCNT_SHIFT 0

Shift value for SDIO_BOOTDATTOCNT

Definition at line 1489 of file efm32gg11b_sdio.h .

#define _SDIO_BOOTTOCTRL_MASK 0xFFFFFFFFUL

Mask for SDIO_BOOTTOCTRL

Definition at line 1488 of file efm32gg11b_sdio.h .

#define _SDIO_BOOTTOCTRL_RESETVALUE 0x00000000UL

Default value for SDIO_BOOTTOCTRL

Definition at line 1487 of file efm32gg11b_sdio.h .

#define _SDIO_BUFDATPORT_BUFDAT_DEFAULT 0x00000000UL

Mode DEFAULT for SDIO_BUFDATPORT

Definition at line 295 of file efm32gg11b_sdio.h .

#define _SDIO_BUFDATPORT_BUFDAT_MASK 0xFFFFFFFFUL

Bit mask for SDIO_BUFDAT

Definition at line 294 of file efm32gg11b_sdio.h .

#define _SDIO_BUFDATPORT_BUFDAT_SHIFT 0

Shift value for SDIO_BUFDAT

Definition at line 293 of file efm32gg11b_sdio.h .

#define _SDIO_BUFDATPORT_MASK 0xFFFFFFFFUL

Mask for SDIO_BUFDATPORT

Definition at line 292 of file efm32gg11b_sdio.h .

#define _SDIO_BUFDATPORT_RESETVALUE 0x00000000UL

Default value for SDIO_BUFDATPORT

Definition at line 291 of file efm32gg11b_sdio.h .

#define _SDIO_CAPAB0_ADMA2SUP_DEFAULT 0x00000000UL

Mode DEFAULT for SDIO_CAPAB0

Definition at line 1058 of file efm32gg11b_sdio.h .

#define _SDIO_CAPAB0_ADMA2SUP_MASK 0x80000UL

Bit mask for SDIO_ADMA2SUP

Definition at line 1057 of file efm32gg11b_sdio.h .

#define _SDIO_CAPAB0_ADMA2SUP_SHIFT 19

Shift value for SDIO_ADMA2SUP

Definition at line 1056 of file efm32gg11b_sdio.h .

#define _SDIO_CAPAB0_ASYNCINTSUP_DEFAULT 0x00000000UL

Mode DEFAULT for SDIO_CAPAB0

Definition at line 1098 of file efm32gg11b_sdio.h .

#define _SDIO_CAPAB0_ASYNCINTSUP_MASK 0x20000000UL

Bit mask for SDIO_ASYNCINTSUP

Definition at line 1097 of file efm32gg11b_sdio.h .

#define _SDIO_CAPAB0_ASYNCINTSUP_SHIFT 29

Shift value for SDIO_ASYNCINTSUP

Definition at line 1096 of file efm32gg11b_sdio.h .

#define _SDIO_CAPAB0_BASECLKFREQSD_DEFAULT 0x00000000UL

Mode DEFAULT for SDIO_CAPAB0

Definition at line 1044 of file efm32gg11b_sdio.h .

#define _SDIO_CAPAB0_BASECLKFREQSD_MASK 0xFF00UL

Bit mask for SDIO_BASECLKFREQSD

Definition at line 1043 of file efm32gg11b_sdio.h .

#define _SDIO_CAPAB0_BASECLKFREQSD_SHIFT 8

Shift value for SDIO_BASECLKFREQSD

Definition at line 1042 of file efm32gg11b_sdio.h .

#define _SDIO_CAPAB0_EXTMEDIABUSSUP_DEFAULT 0x00000000UL

Mode DEFAULT for SDIO_CAPAB0

Definition at line 1053 of file efm32gg11b_sdio.h .

#define _SDIO_CAPAB0_EXTMEDIABUSSUP_MASK 0x40000UL

Bit mask for SDIO_EXTMEDIABUSSUP

Definition at line 1052 of file efm32gg11b_sdio.h .

#define _SDIO_CAPAB0_EXTMEDIABUSSUP_SHIFT 18

Shift value for SDIO_EXTMEDIABUSSUP

Definition at line 1051 of file efm32gg11b_sdio.h .

#define _SDIO_CAPAB0_HSSUP_DEFAULT 0x00000000UL

Mode DEFAULT for SDIO_CAPAB0

Definition at line 1063 of file efm32gg11b_sdio.h .

#define _SDIO_CAPAB0_HSSUP_MASK 0x200000UL

Bit mask for SDIO_HSSUP

Definition at line 1062 of file efm32gg11b_sdio.h .

#define _SDIO_CAPAB0_HSSUP_SHIFT 21

Shift value for SDIO_HSSUP

Definition at line 1061 of file efm32gg11b_sdio.h .

#define _SDIO_CAPAB0_IFSLOTTYPE_DEFAULT 0x00000000UL

Mode DEFAULT for SDIO_CAPAB0

Definition at line 1102 of file efm32gg11b_sdio.h .

#define _SDIO_CAPAB0_IFSLOTTYPE_EMBEDDED 0x00000001UL

Mode EMBEDDED for SDIO_CAPAB0

Definition at line 1104 of file efm32gg11b_sdio.h .

#define _SDIO_CAPAB0_IFSLOTTYPE_MASK 0xC0000000UL

Bit mask for SDIO_IFSLOTTYPE

Definition at line 1101 of file efm32gg11b_sdio.h .

#define _SDIO_CAPAB0_IFSLOTTYPE_REMOVABLE 0x00000000UL

Mode REMOVABLE for SDIO_CAPAB0

Definition at line 1103 of file efm32gg11b_sdio.h .

#define _SDIO_CAPAB0_IFSLOTTYPE_SHARED 0x00000002UL

Mode SHARED for SDIO_CAPAB0

Definition at line 1105 of file efm32gg11b_sdio.h .

#define _SDIO_CAPAB0_IFSLOTTYPE_SHIFT 30

Shift value for SDIO_IFSLOTTYPE

Definition at line 1100 of file efm32gg11b_sdio.h .

#define _SDIO_CAPAB0_MASK 0xF7EFFFBFUL

Mask for SDIO_CAPAB0

Definition at line 1032 of file efm32gg11b_sdio.h .

#define _SDIO_CAPAB0_MAXBLOCKLEN_DEFAULT 0x00000000UL

Mode DEFAULT for SDIO_CAPAB0

Definition at line 1048 of file efm32gg11b_sdio.h .

#define _SDIO_CAPAB0_MAXBLOCKLEN_MASK 0x30000UL

Bit mask for SDIO_MAXBLOCKLEN

Definition at line 1047 of file efm32gg11b_sdio.h .

#define _SDIO_CAPAB0_MAXBLOCKLEN_SHIFT 16

Shift value for SDIO_MAXBLOCKLEN

Definition at line 1046 of file efm32gg11b_sdio.h .

#define _SDIO_CAPAB0_RESETVALUE 0x00000000UL

Default value for SDIO_CAPAB0

Definition at line 1031 of file efm32gg11b_sdio.h .

#define _SDIO_CAPAB0_SDMASUP_DEFAULT 0x00000000UL

Mode DEFAULT for SDIO_CAPAB0

Definition at line 1068 of file efm32gg11b_sdio.h .

#define _SDIO_CAPAB0_SDMASUP_MASK 0x400000UL

Bit mask for SDIO_SDMASUP

Definition at line 1067 of file efm32gg11b_sdio.h .

#define _SDIO_CAPAB0_SDMASUP_SHIFT 22

Shift value for SDIO_SDMASUP

Definition at line 1066 of file efm32gg11b_sdio.h .

#define _SDIO_CAPAB0_SUSRESSUP_DEFAULT 0x00000000UL

Mode DEFAULT for SDIO_CAPAB0

Definition at line 1073 of file efm32gg11b_sdio.h .

#define _SDIO_CAPAB0_SUSRESSUP_MASK 0x800000UL

Bit mask for SDIO_SUSRESSUP

Definition at line 1072 of file efm32gg11b_sdio.h .

#define _SDIO_CAPAB0_SUSRESSUP_SHIFT 23

Shift value for SDIO_SUSRESSUP

Definition at line 1071 of file efm32gg11b_sdio.h .

#define _SDIO_CAPAB0_SYSBUS64BSUP_DEFAULT 0x00000000UL

Mode DEFAULT for SDIO_CAPAB0

Definition at line 1093 of file efm32gg11b_sdio.h .

#define _SDIO_CAPAB0_SYSBUS64BSUP_MASK 0x10000000UL

Bit mask for SDIO_SYSBUS64BSUP

Definition at line 1092 of file efm32gg11b_sdio.h .

#define _SDIO_CAPAB0_SYSBUS64BSUP_SHIFT 28

Shift value for SDIO_SYSBUS64BSUP

Definition at line 1091 of file efm32gg11b_sdio.h .

#define _SDIO_CAPAB0_TMOUTCLKFREQ_DEFAULT 0x00000000UL

Mode DEFAULT for SDIO_CAPAB0

Definition at line 1035 of file efm32gg11b_sdio.h .

#define _SDIO_CAPAB0_TMOUTCLKFREQ_MASK 0x3FUL

Bit mask for SDIO_TMOUTCLKFREQ

Definition at line 1034 of file efm32gg11b_sdio.h .

#define _SDIO_CAPAB0_TMOUTCLKFREQ_SHIFT 0

Shift value for SDIO_TMOUTCLKFREQ

Definition at line 1033 of file efm32gg11b_sdio.h .

#define _SDIO_CAPAB0_TMOUTCLKUNIT_DEFAULT 0x00000000UL

Mode DEFAULT for SDIO_CAPAB0

Definition at line 1040 of file efm32gg11b_sdio.h .

#define _SDIO_CAPAB0_TMOUTCLKUNIT_MASK 0x80UL

Bit mask for SDIO_TMOUTCLKUNIT

Definition at line 1039 of file efm32gg11b_sdio.h .

#define _SDIO_CAPAB0_TMOUTCLKUNIT_SHIFT 7

Shift value for SDIO_TMOUTCLKUNIT

Definition at line 1038 of file efm32gg11b_sdio.h .

#define _SDIO_CAPAB0_VOLTSUP1P8V_DEFAULT 0x00000000UL

Mode DEFAULT for SDIO_CAPAB0

Definition at line 1088 of file efm32gg11b_sdio.h .

#define _SDIO_CAPAB0_VOLTSUP1P8V_MASK 0x4000000UL

Bit mask for SDIO_VOLTSUP1P8V

Definition at line 1087 of file efm32gg11b_sdio.h .

#define _SDIO_CAPAB0_VOLTSUP1P8V_SHIFT 26

Shift value for SDIO_VOLTSUP1P8V

Definition at line 1086 of file efm32gg11b_sdio.h .

#define _SDIO_CAPAB0_VOLTSUP3P0V_DEFAULT 0x00000000UL

Mode DEFAULT for SDIO_CAPAB0

Definition at line 1083 of file efm32gg11b_sdio.h .

#define _SDIO_CAPAB0_VOLTSUP3P0V_MASK 0x2000000UL

Bit mask for SDIO_VOLTSUP3P0V

Definition at line 1082 of file efm32gg11b_sdio.h .

#define _SDIO_CAPAB0_VOLTSUP3P0V_SHIFT 25

Shift value for SDIO_VOLTSUP3P0V

Definition at line 1081 of file efm32gg11b_sdio.h .

#define _SDIO_CAPAB0_VOLTSUP3P3V_DEFAULT 0x00000000UL

Mode DEFAULT for SDIO_CAPAB0

Definition at line 1078 of file efm32gg11b_sdio.h .

SDIO Bit FieldsDevices > SDIO

Macros

Macro Definition Documentation